杨志忠数电(第3版)3-逻辑门电路.ppt

第3章集成逻辑门电路 3 1概述 常用的逻辑门电路 一 门电路的作用和常用类型 按电路结构不同分 按功能特点不同分 输入端和输出端都用三极管的逻辑门电路 用互补对称MOS管构成的逻辑门电路 CMOS即ComplementaryMetal Oxide Semiconductor TTL即Transistor TransistorLogic 一 门电路的作用和常用类型 高电平和低电平为某规定范围的电位值 而非一固定值 由门电路种类等决定 二 高电平和低电平的含义 在TTL门电路中 在2 4 3 6V范围内的电压都称为高电平 标准高电平USH常取3V 在0 0 8V范围内的电压都称为低电平 标准低电平USL常取0 3V 二 高电平和低电平的含义 3 2基本逻辑门电路 3 2 1二极管的开关特性 当输入uI为高电平UIH时 二极管正向导通 可等效为一个具有0 7V压降的闭合开关 一 二极管的静态开关特性 当输入uI为低电平UIL时 二极管反向截止 相当于开关断开 一 二极管的静态开关特性 3 2 1二极管的开关特性 输入脉冲电压波形 二 二极管的动态开关特性 实际电流波形 当输入uI为低电平 使uBE Uth时 三极管截止 iB 0 iC 0 C E间相当于开关断开 三极管关断的条件和等效电路 负载线 饱和区 放大区 截止区 三极管截止状态等效电路 uI UIL Uth为门限电压 一 三极管的静态开关特性 3 2 2三极管的开关特性 饱和区 放大区 一 三极管的静态开关特性 uI增大使iB增大 从而工作点上移 iC增大 uCE减小 截止区 三极管截止状态等效电路 S为放大和饱和的交界点 这时的iB称临界饱和基极电流 用IB sat 表示 相应值 IC sat 为临界饱和集电极电流 UBE sat 为饱和基极电压 UCE sat 为饱和集电极电压 对硅管 UBE sat 0 7V UCE sat 0 3V 三极管在临界饱和点仍然具有放大作用 uI增大使uBE Uth时 三极管开始导通 iB 0 三极管工作于放大导通状态 饱和区 放大区 截止区 三极管截止状态等效电路 uI UIH 三极管开通的条件和等效电路 当输入uI为高电平 使iB IB sat 时 三极管饱和 uBE UCE sat 0 3V 0 C E间相当于开关合上 三极管饱和状态等效电路 一 三极管的静态开关特性 iB愈大于IB sat 则饱和愈深 由于UCE sat 0 因此饱和后iC基本上为恒值 即iC IC sat 开关工作的条件 例 下图电路中 50 UBE sat 0 7V UIH 3 6V UIL 0 3V 为使三极管开关工作 试选择RB值 并对应输入波形画出输出波形 解 1 根据开关工作条件确定RB的取值 uI UIL 0 3V时 三极管满足截止条件 uI UIH 3 6V时 为使三极管饱和 应满足iB IB sat 所以求得RB 29k 可取标称值27k 2 对应输入波形画出输出波形 可见 该电路在输入低电平时输出高电平 输入高电平时输出低电平 因此构成三极管非门 由于输出信号与输入信号反相 故又称三极管反相器 三极管截止时 iC 0 uO 5V 三极管饱和时 uO UCE sat 0 3V 上例中三极管反相器的工作波形是理想波形 实际波形如左图所示 uI从UIL正跳到UIH时 三极管将由截止转变为饱和 iC从0逐渐增大到IC sat uC从VCC逐渐减小为UCE sat uI从UIH负跳到UIL时 三极管不能很快由饱和转变为截止 而需要经过一段时间才能退出饱和区 二 三极管的动态开关特性 从uI正跳变开始到iC上升到0 9IC sat 所需的时间ton称为三极管开通时间 在工作频率不高时 可忽略开关时间 而工作频率高时 必须考虑开关速度是否合适 否则导致不能正常工作 从uI负跳变开始到iC下降到0 1IC sat 所需的时间toff称为三极管关断时间 通常toff ton 二 三极管的动态开关特性 开关时间主要由于电荷存储效应引起 要提高开关速度 必须降低三极管饱和深度 加速基区存储电荷的消散 没有电荷存储效应 SBD的导通电压只有0 4V而非0 7V 因此UBC 0 4V时 SBD便导通 使UBC钳在0 4V上 降低了饱和深度 在普通三极管的基极和集电极之间并接一个肖特基势垒二极管 简称SBD 三 抗饱和三极管 一 MOS管的静态开关特性 3 2 3MOS管的开关特性 当uGS UGS th 时 NMOS管截止 漏极电流iD 0 输出uO VDD 这时 NMOS管相当于开关断开 一 MOS管的静态开关特性 当uGS UGS th 时 NMOS管导通 漏极电流iD VDD RD RON 如其导通电阻RD RON 则输出uO 0V 这时 NMOS管相当于开关接通 uI从0V正跃到高电平VDD时 NMOS管经过ton时间延迟后由截止转为导通 uI从高电平VDD负跃到0V时 NMOS管经过toff时间延迟后由导通转为截止 二 MOS管的动态开关特性 一 二极管与门电路 3 2 4分立元件门电路 逻辑表达式Y AB 一 二极管与门电路 3 2 4分立元件门电路 使能端 与门任一输入端都可作使能端 使能端B的信号可控制A端的输入信号能否通过与门传送到Y输出端 二 二极管或门电路 逻辑表达式Y A B 3 2 4分立元件门电路 三 非门电路 3 2 4分立元件门电路 3 3TTL集成逻辑门 3 3 1TTL与非门 一 TTL与非门的工作原理 输入级由多发射极管V1和电阻R1组成 用以实现输入变量A B的与运算 VD1和VD2为输入钳位二极管 用以抑制输入端出现的负极性干扰 正常信号输入时 VD1和VD3不工作 当输入的负极性干扰电压大于二极管导通电压时 二极管导通 输入端负电压被钳在 0 7V上 这不但抑制了输入端的负极性干扰 对V1还有保护作用 一 TTL与非门的工作原理 中间级由V2和R2 R3组成 V2集电极和发射极分别输出两个不同逻辑电平的信号 分别驱动V3和V5 3 3 1TTL与非门 一 TTL与非门的工作原理 输出级由V3 V4 V5和R4 R5组成 其中V3和V4组成的复合管和V5分别由V2的集电极和发射极输出两个不同的逻辑电平控制 因此V3 V4和V5工作在两个相反的状态 3 3 1TTL与非门 输入端有低电平时 输出高电平 输入低电平端对应的发射结导通 uB1 0 7V 0 3V 1V 因此 V2 V5截止 0 3V3 6V 一 TTL与非门的工作原理 V3 V4处于导通状态 uY 5V 0 7V 0 7V 3 6V电路输出为高电平 V2截止使uC2 VCC 5V VCC经R1使V1集电结和V2 V5发射结导通 使uB1 2 1V 因此 V1发射结反偏而集电极正偏 称处于倒置放大状态 这时V2 V5饱和 输入端都为高电平时 输出低电平 3 6V3 6V 一 TTL与非门的工作原理 uC2 UCE2 sat uBE5 0 3V 0 7V 1V 使V3导通 而V4截止 uY UCE5 sat 0 3V电路输出为低电平 因此 输入均为高电平时 输出为低电平 该电路实现了与非逻辑功能 即 二 TTL与非门电气特性 1 电压传输特性 门电路输出电压随输入电压变化的特性 二 TTL与非门电气特性 1 电压传输特性 二 TTL与非门电气特性 1 电压传输特性 二 TTL与非门电气特性 1 电压传输特性 二 TTL与非门电气特性 1 电压传输特性 二 TTL与非门电气特性 2 阈值电压 关门电压 开门电压和噪声容限 噪声容限越大 抗干扰能力越强 指输出为额定高电平的90 时 允许在输入低电平上叠加的正向噪声电压 UNL UOFF UIL 指输出额定低电平时 允许在输入高电平上叠加的负向噪声电压 UNH UIH UON 噪声容限UN又称抗干扰能力 表示门电路在输入电压上允许叠加多大的噪声电压下仍能正常工作 2 阈值电压 关门电压 开门电压和噪声容限 3 输入负载特性 为了保证与非门关闭 RI增大到使uI上升到UOFF值时所对应的RI值 称关门电阻 ROFF 只要RI ROFF 与非门就处于关闭状态 输入电压随输入端对地电阻变化的特性 3 输入负载特性 为了保证与非门开通 RI增大到使uI上升到UON值时所对应的RI值 称开门电阻 RON 只要RI RON 与非门就处于开通状态 输入电压随输入端对地电阻变化的特性 逻辑0 图 b 中 RI 5 6k RON 2k 相当于输入高电平1 逻辑1 解 图 a 中 RI 470 ROFF 800 相当于输入低电平0 因此 因此 图 c 中 输入端B悬空 相当于输入高电平1 因此 逻辑1 4 输出负载特性 灌电流负载 外接负载电流流入与非门的输出端的负载 与非门输出低电平UOL时 带灌电流负载 4 输出负载特性 拉电流负载 负载电流从与非门的输出端流向外接负载门的负载 与非门输出高电平UOH时 带拉电流负载 例 如图所示为CT74LS系列TTL与非门组成的电路 已知输出高电平UOH 3V 输出高电平最大电流IOH max 0 4mA 输出低电平最大电流IOL max 8mA 外接负载门输入低电平电流IIL 0 4mA 输入高电平电流IIH 20uA 试求与非门G能带多少同类与非门 因此 G门的输出低电平时 最多可驱动20个同类与非门 解 1 输出低电平 UOL 0 3V时 带灌电流负载门的个数NOL为 例 如图所示为CT74LS系列TTL与非门组成的电路 已知输出高电平UOH 3V 输出高电平最大电流IOH max 0 4mA 输出低电平最大电流IOL max 8mA 外接负载门输入低电平电流IIL 0 4mA 输入高电平电流IIH 20uA 试求与非门G能带多少同类与非门 因此 G门的输出高电平时 最多可驱动10个同类与非门 解 2 输出高电平 UOH 3V时 带拉电流负载门的个数NOH为 输入电压波形上升沿0 5UIm处到输出电压波形下降沿0 5UOm处间隔的时间称导通延迟时间tPHL 5 平均传输延迟时间 输入电压波形下降沿0 5UIm处到输出电压波形上升沿0 5UOm处间隔的时间称截止延迟时间tPLH 平均传输延迟时间tpd tPHL tPLH tpd越小 则门电路开关速度越高 工作频率越高 由于三极管存在开关时间 元器件及连线存在一定的寄生电容 因此输入矩形脉冲时 输出脉冲将延迟一定时间 6 功耗 延迟积 常用功耗P和平均传输延迟时间tpd的乘积 简称功耗 延迟积 M来综合评价门电路的性能 即M Ptpd 性能优越的门电路应具有功耗低 工作速度高的特点 然而这两者是矛盾的 M又称品质因素 其值越小 说明综合性能越好 三 与非门的应用 1 构成与门 或门和非门 三 与非门的应用 2 构成控制电路 脉冲信号 控制信号 输出信号 当B端为低电平时 Y输出为高电平 A端输入的脉冲信号不能通过与非门 当B端为高电平时 A端输入的脉冲信号以反相的形式通过与非门 三 与非门的应用 3 构成逻辑状态测试笔 G1门输入低电平 输出高电平 测试探针A悬空 G2门输出低电平 LED1熄灭 G3门输入高电平 输出低电平 G4门输出高电平 LED2熄灭 三 与非门的应用 3 构成逻辑状态测试笔 G1门输入高电平 输出低电平 测试探针A测得高电平 G2门输出高电平 LED1发光 G3门输入高电平 输出低电平 G4门输出高电平 LED2熄灭 VD1导通 VD 截止 三 与非门的应用 3 构成逻辑状态测试笔 G1门输入低电平 输出高电平 测试探针A测得低电平 G2门输出低电平 LED1熄灭 G3门输入低电平 输出高电平 G4门输出低电平 LED2发光 VD1截止 VD 导通 三 与非门的应用 3 构成逻辑状态测试笔 测试探针A测得周期性低速脉冲信号 LED1 LED2交替发光 即OpenCollectorGate 简称OC门 3 3 2其他功能的TTL门电路 一 集电极开路与非门 1 OC门的工作原理 使用时需外接上拉电阻RL VC可以等于VCC也可不等于VCC 常用的有集电极开路与非门 三态门 或非门 与或非门和异或门等 它们都是在与非门基础上发展出来的 TTL与非门的上述特性对这些门电路大多适用 输入都为高电平时 V2和V5饱和导通 输出为低电平UOL 0 3V 输入有低电平时 V2和V5截止 输出为高电平UOH VC 因此具有与非功能 一 集电极开路与非门 1 OC门的工作原理 工作原理 3 3 2其他功能的TTL门电路 相当于与门作用 因为Y1 Y2中有低电平时 Y为低电平 只有Y1 Y2均为高电平时 Y才为高电平 故Y Y1 Y2 2 集电极开路与非门的主要应用 1 实现线与逻辑 两个或多个OC门的输出端直接相连 相当于将这些输出信号相与 称为线与 2 集电极开路与非门的主要应用 1 实现线与逻辑 两个或多个OC门的输出端直接相连 相当于将这些输出信号相与 称为线与 只有OC门才能实现线与 普通TTL门输出端不能并联 否则可能损坏器件 注意 2 驱动发光二极管 例 下图为用OC门驱动发光二极管LED的显示电路 已知LED的正向导通压降UF 2V 正向工作电流IF 10mA 为保证电路正常工作 试确定RC的值 解 为保证电路正常工作 应满足 因此RC 270 分析 该电路只有在A B均为高电平 使输出uO为低电平时 LED才导通发光 否则LED中无电流流通 不发光 要使LED发光 应满足IRc IF 10mA 3 实现电平转换 TTL与非门有时需要驱动其他种类门电路 而不同种类门电路的高 低电平标准不一样 应用OC门就可以适应负载门对电平的要求 OC门的UOL 0 3V UOH VDD 正好符合CMOS电路UIH VDD UIL 0的要求 解 计算负载电阻RL的原则是 外接RL后 OC门输出的高电平应大于其下限值UOH min 输出的低电平应小于其上限值UOL max 将UOH min 2 4V IOH 50uA IIH 40uA n 4 m 5代入计算后得 1 输出高电平时 求最大负载电阻RL max 如图所示 当负载电阻RL max 的增大时 OC门输出的高电平UOH会下降 但必须大于输出的高电平下限值UOH min 由此可求出RL的最大值RL max 为 解 计算负载电阻RL的原则是 外接RL后 OC门输出的高电平应大于其下限值UOH min 输出的低电平应小于其上限值UOL max 将UOL max 0 4V IOL 16mA IIH 1 mA m 5代入计算后得 2 输出低电平时 求最小负载电阻RL min 如图所示 这时应根据一个OC门开通 V5饱和导通 输出的低电平UOL来计算RL max OC门的IOL增大时 其UOL会上升 但应小于其上限值UOL max 由此可求出RL的最小值RL min 为 RL的选择范围为418 RL 4 33k 即Three StateLogicGate 简称TSL门 1 1 截止 二 三态输出门 1 三态输出门的工作原理 工作原理 0 3V 0 EN 0时 P 0 uP 0 3V 1V 截止 另一方面 V1导通 uB1 0 3V 0 7V 1V V2 V5截止 这时 输出端呈现高阻态 即输出Y处于悬浮状态 1V 导通 截止 截止 Z 这时VD导通 使uC2 0 3V 0 7V 1V V3微通 使V4截止 二 三态输出门 1 三态输出门的工作原理 工作原理 导通 0 二 三态输出门 1 三态输出门的工作原理 2 三态输出门的应用 2 用三态输出门构成双向总线 2 用三态输出门构成双向总线 三 或非门 1 或非门的工作原理 当输入A或B为高电平1时 V2或V2 和V5饱和导通 V4截止 输出Y 0 只有当A和B同时为低电平0时 V2和V2 V5同时截止 V4导通 输出Y 1 工作原理 2 或非门的应用 2 构成异或门 3 3 3其他系列的TTL门电路 一 肖特基系列 优点 1 采用了抗饱和三极管 2 采用了有源泄放电路 3 改善了电压传输特性 二 低功耗肖特基系列 优点 1 低功耗 2 采用肖特基二极管和抗饱和三极管 提高了电路的工作速度 3 3 3其他系列的TTL门电路 3 3 4TTL数字集成电路的系列 用于民品 用于军品 具有完全相同的电路结构和电气性能参数 但CT54系列更适合在温度条件恶劣 供电电源变化大的环境中工作 一 CT54系列和CT74系列 向高速发展 向低功耗发展 二 TTL逻辑门电路各子系列的性能比较 向减小功耗 延迟积发展 其中 LSTTL系列综合性能优越 品种多 价格便宜 ALSTTL系列性能优于LSTTL 但品种少 价格较高 因此实用中多选用LSTTL 在不同子系列TTL中 器件型号后面几位数字相同时 通常逻辑功能 外型尺寸 外引线排列都相同 但工作速度 平均传输延迟时间tpd 和平均功耗不同 实际使用时 高速门电路可以替换低速的 反之则不行 双列直插14引脚四2输入与非门 3 3 5其他双极型集成逻辑门电路 一 射极耦合逻辑门电路 又称ECL门电路 优点 1 开关速度高 2 负载能力强 3 逻辑组合灵活 3 3 5其他双极型集成逻辑门电路 二 集成注入逻辑门电路 又称I2L门电路 当输入A为低电平时 V2截止 V1的集电极电流Io从输入端A流出 输出C1和C2为高电平 工作原理 当输入A为高电平或悬空时 V1的集电极电流Io流入V2基极 V2饱和导通 输出C1和C2为低电平 优点 1 电路结构简单 集成度高 2 工作电压低 功耗小 3 品质因数好 3 3 6TTL集成逻辑门电路的使用注意事项 一 输出端的连接 普通TTL门输出端不允许直接并联使用 三态输出门的输出端可并联使用 但同一时刻只能有一个门工作 其他门输出处于高阻状态 集电极开路门输出端可并联使用 但公共输出端和电源VCC之间应接负载电阻RL 输出端不允许直接接电源VCC或直接接地 输出电流应小于产品手册上规定的最大值 二 闲置输入端的处理 与门和与非门的多余输入端接逻辑1或者与有用输入端并接 接VCC 通过1 10k 电阻接VCC 与有用输入端并接 TTL电路输入端悬空时相当于输入高电平 做实验时与门和与非门等的多余输入端可悬空 但实际使用中多余输入端一般不悬空 以防止干扰 3 3 6TTL集成逻辑门电路的使用注意事项 或门和或非门的多余输入端接逻辑0或者与有用输入端并接 三 电源电压及电源干扰的消除 对54系列电源电压应满足 5 10 V 对74系列电源电压应满足 5 5 V 为防止动态尖峰电流或脉冲电流通过公共电源内阻耦合到逻辑电路造成干扰 需对电源进行滤波 连线要尽量短 最好用绞合线 整体接地要好 地线要粗而短 焊接用的电烙铁不大于25W 焊接时间要短 焊接完毕后 只能用少许酒精清洗 四 电路安装接线和焊接应注意的问题 3 3 6TTL集成逻辑门电路的使用注意事项 3 4CMOS集成逻辑门电路 3 4 1CMOS反相器 一 电路组成 一 电路组成 3 4 1CMOS反相器 UIL 0V UIH VDD 一 电路组成 要求VDD UGS th N UGS th P 且UGS th N UGS th P 3 4 1CMOS反相器 二 工作原理 uO VDD为高电平 二 工作原理 uO 0V 为低电平 可见该电路构成CMOS非门 又称CMOS反相器 无论输入电平高低 VN VP中总有一管截止 使静态漏极电流iD 0 因此CMOS反相器静态功耗极微小 二 工作原理 3 4 2其他功能的CMOS门电路 一 CMOS与非门和或非门 1 CMOS与非门 CMOS与非门的工作原理 CMOS与非门的工作原理 2 CMOS或非门 输入中有高电平时 输出为低电平 输入全为低电平时 输出为高电平 二 漏极开路的CMOS门 简称OD门 与OC门相似 常用作驱动器 电平转换器和实现线与等 需外接上拉电阻RD 由一对参数对称一致的增强型NMOS管和PMOS管并联构成 三 CMOS传输门 MOS管的漏极和源极结构对称 可互换使用 因此CMOS传输门的输出端和输入端也可互换 当C VDD uI 0 VDD时 VN VP中至少有一管导通 输出与输入之间呈现低电阻 相当于开关闭合 即uO uI 称传输门开通 三 CMOS传输门 工作原理 三 CMOS传输门 工作原理 uI不能传输到输出端 称传输门关闭 输出高阻 传输门是一个理想的双向开关 可传输模拟信号 也可传输数字信号 TG即TransmissionGate的缩写 三 CMOS传输门 四 CMOS三态输出门 四 CMOS三态输出门 工作原理 四 CMOS三态输出门 工作原理 因此构成使能端低电平有效的三态门 3 4 3高速CMOS门电路 MOS管存在较大的极间电容 这是CMOS4000系列门电路开关速度不高的原因 因此 要提高MOS管的开关速度就必须设法减小MOS管的极间电容 为此 需要减少MOS管的导电沟道长度 缩小MOS管的几何尺寸 从而提高开关速度 3 4 4CMOS数字集成电路的系列 一 CMOS数字集成电路系列 提高速度措施 减小MOS管的极间电容 由于CMOS电路UTH VDD 2 噪声容限UNL UNH VDD 2 因此抗干扰能力很强 电源电压越高 抗干扰能力越强 民品 军品 VDD 2 6V T表示与TTL兼容VDD 4 5 5 5V HCMOS电路比CMOS4000系列具有更高的工作频率和更强的驱动负载的能力 其中CMOS4000系列一般用于工作频率1MHz以下 驱动能力要求不高的场合 HCMOS常用于工作频率20MHz以下 要求较强驱动能力的场合 HCMOS电路保留了CMOS4000系列低功耗 高抗干扰能力的优点 已达到CT54 CT74LS的水平 二 CMOS4000系列和HCMOS系列的比较 1 注意不同系列CMOS电路允许的电源电压范围不同 一般多用 5V 电源电压越高 抗干扰能力也越强 2 CMOS电路的电源电压极性不可接反 否则 可能会造成电路永久性失效 3 在进行CMOS电路实验 或对CMOS数字系统进行调试 测量时 应先接入直流电源 后接入信号源 使用结束时 应先关信号源 后关直流电源 一 电源电压 3 4 5CMOS集成逻辑门的使用注意事项 1 闲置输入端不允许悬空 2 对于与门和与非门 闲置输入端应接正电源或高电平 对于或门和或非门的闲置输入端应接地或低电平 3 4 5CMOS集成逻辑门的使用注意事项 闲置输入端不宜与使用输入端并联使用 因为这样会增大输入电容 从而使电路的工作速度下降 但在工作速度很低的情况下 允许输入端并联使用 二 闲置输入端的处理 1 输出端不允许直接与电源VDD或地 VSS 相连 为提高电路的驱动能力 可将同一集成芯片上相同门电路的输入端 输出端并联使用 3 4 5CMOS集成逻辑门的使用注意事项 当CMOS电路输出端接大容量的负载电容时 为保证流过管子的电流不超过允许值 需在输出端和电容之间串接一个限流电阻 三 输出端的连接 焊接时 电烙铁必须接地良好 必要时 可将电烙铁的电源插头拔下 利用余热焊接 集成电路在存放和运输时 应放在导电容器或金属容器内 3 4 5CMOS集成逻辑门的使用注意事项 组装 调试时 应使所有的仪表 工作台面等有良好的接地 四 其他注意事项 3 5TTL电路与CMOS电路的接口 在数字系统中 经常会出现TTL电路与CMOS电路的接口问题 必须正确处理好它们之间的连接 如图 无论是TTL电路驱动CMOS电路 还是CMOS电路驱动TTL电路 驱动门必须为负载门提供符合要求的高电平 低电平和足够的驱动电流 也就是说 必须同时满足下列各式 驱动门负载门UOH min UIH min UOL max UIL max IOH max NOHIIH max IOL max NOLIIL max 3 5 1TTL电路驱动CMOS电路 TTL电路输出低电平 满足驱动CMOS电路输入的要求 而输出高电平的下限值小于CMOS电路输入高电平的下限值 它们之间不能直接驱动 因此 应设法提高TTL电路输出高电平的下限值 使其大于CMOS电路输入高电平的下限值 在TTL电路输出接一个上拉电阻RU 一 TTL电路驱动CMOS4000系列电路 TTL电路输出和CMOS电路输入端之间接入一个CMOS电平转换器 二 TTL电路驱动74HCT高速CMOS电路 高速CMOS电路CC74HCT系列在制造时已考虑到和TTL电路的兼容问题 它的输入高电平UIH min 2V 而TTL电路输出的高电平UOH min 2 7V 因此 TTL电路的输出端可直接与高速CMOS电路CC74HCT系列的输入端相连 不需要另外再加其他器件 3 5 2CMOS电路驱动TTL电路 CMOS4000系列电路输出的高 低电平都满足要求 但由于TTL电路输入低电平电流较大 而CMOS4000系列电路输出低电平电流却很小 灌电流负载能力很差 不能向TTL提供较大的低电平电流 因此 应设法提高CMOS4000系列电路输出低电平电流的能力 将同一芯片上的多个CMOS并联作驱动门 在CMOS电路输出端和TTL电路输入端之间接入CMOS驱动器 一 CMOS4000系列驱动TTL电路 二 高速CMOS电路驱动TTL电路 高速CMOS电路的电源电压VDD VCC 5V时 CC74HC和CC74HCT系列电路的输出端和TTL电路的输入端可直接相连 例 试改正下图中所示电路的错误 使其正常工作 VDD 集成逻辑门电路应用举例 用两级电路 2个与非门来实现 例 试分别采用与非门和或非门实现与门和或门 解 1 用与非门实现与门 设法将Y AB用与非 与非式表示 因此 用与非门实现的与门电路为 用两级电路 3个与非门来实现 2 用与非门实现或门 因此 用与非门实现的或门电路为 Y A B 设法将Y A B用与非 与非式表示 用两级电路 3个或非门实现之 3 用或非门实现与门 设法将Y AB用或非 或非式表示 因此 用或非门实现的与门电路为 将或非门多余输入端与有用端并联使用构成非门 用两级电路 2个或非门实现之 4 用或非门实现或门 设法将Y A B用或非 或非式表示 因此 用或非门实现的或门电路为 Y A B 例 有一个火灾报警系统 设有烟感 温感和紫外光感三种不同类型的火灾探测器 为了防止误报警 只有当其中两种或三种探测器发出探测信号时 报警系统才产生报警信号 试用与非门设计产生报警信号的电路 解 1 分析设计要求 建立真值表 报警电路的输入信号为烟感 温感和紫外光感三种探测器的输出信号 设用A B C表示 且规定有火灾探测信号时用1表示 否则用0表示 报警电路的输出用Y表示 且规定需报警时Y为1 否则Y为0 由此可列出真值表如右图所示 2 根据真值表画函数卡诺图 根据Y的与 非表达式画逻辑图 1 1 1 1 3 用卡诺图化简法求出输出逻辑函数的最简与 或表达式 再变换为与非 与非表达式 Y AB AC BC 4 画逻辑图 Y 门电路是组成数字电路的基本单元之一 最基本的逻辑门电路有与门 或门和非门 实用中通常采用集成门电路 常用的有与非门 或非门 与或非门 异或门 输出开路门 三态门和CMOS传输门等 门电路的学习重点是常用集成门的逻辑功能 外特性和应用方法 本章小结 在数字电路中 三极管作为开关使用 硅NPN管的截止条件为UBE 0 5V 可靠截止条件为UBE 0V 这时iB 0 iC 0 集电极和发射极之间相当于开关断开 饱和条件为iB IB sat 这时 硅NPN管的UBE sat 0 7V UCE sat 0 3V 集电极和发射极之间相当于开关闭合 三极管的开关时间限制了开关速度 开关时间主要由电荷存储效应引起 要提高开关速度 必须降低三极管饱和深度 加速基区存储电荷的消散 为此 需采用抗饱和三极管 TTL数字集成电路主要有CT74标准系列 CT74L低功耗系列 CT74H高速系列 CT74S肖特基系列 CT74LS低功耗肖特基系列 CT74AS先进肖特基系列和CT74ALS先进低功耗肖特基系列 其中 CT74L系列功耗最小 CT74AS系列工作频率最高 通常用功耗 延迟积来综合评价门电路性能 CT74LS系列功耗 延迟积很小 性能优越 品种多 价格便宜 实用中多选用之 ALSTTL系列性能更优于LSTTL 但品种少 价格较高 CMOS数字集成电路主要有CMOS4000系列和HCMOS系列 CMOS4000系列工作速度低 负载能力差 但功耗极低 抗干扰能力强 电源电压范围宽 因此 在工作频率不高的情况下应用很多 CC74HC和CC74HCT两个系列的工作频率和负载能力都已达到TTL集成电路CT74LS的水平 但功耗 抗干扰能力和对电源电压变化的适应性等比CT74LS更优越 因此