一种CMOS二级密勒补偿运放的设计

一种CMOS二级密勒补偿运放的设计一个实际的运放电路包含很多极点，为了使运放可以正常工作必须对其进行频率补偿。所谓“补偿”就是对运放的开环传输函数进行修正，这样就可以得到稳定的闭环电路，而且获得良好的时间响应性能。两级运放的频率补偿存在一个问题。我们的补偿原理是使其中一个主极点向原点靠拢，目的是使增益交点低于相位交点。然而这样就需要一个很大的补偿电容。大电容在集成电路中是很难制作而且不经济的。实践证明，通过密勒效应可以以一个中等的电容器的值实现单独利用大电容才可以做到的补偿效果。这种补偿方法就是“密勒补偿”。一种CMOS二级密勒补偿运放的设计，主要有第一级差分放大，第二级共源级放大，电流偏置电路以及密勒补偿电路四部分组成。首先，手动计算各项参数，分析各项参数与性能之间的相互制约关系。然后，利用电路EDA仿真软件对电路进行仿真，对参数进行一些微调以满足运放的设计指标。因为数字集成电路的规律性和离散性，计算机辅助设计方法学在数字集成电路的设计中已经具有很高的自动化。但是由于模拟电路设计的一些不确定性，一般来说，手工进行参数的预算是不能缺少的一个环节。 运算放大器（简称运放）是许多模拟系统和混合信号系统中的一个完整部分。各种电路系统中都离不开运放：从直流偏置的产生到高速放大或滤波。 运算放大器的设计基本上是分为两个部分。第一是选择电路结构，第二是电路的各项参数的确定。比如静态工作电流，每个管子的尺寸等参数。这个步骤包含了电路设计的绝大部分工作。很多参数的确定需要不断地权衡来满足性能。该设计第二章分析电路的原理开始,第三章接着介绍对运放的各个指标做介绍和分析。第四章以具体的指标要求为例，分析约束条件，进行手算。之后使用HSPICE 进行电路仿真。 2电路分析2.1 电路结构选定的 COMS 二级密勒补偿运算跨导放大器的结构如图 2.1 所示。主要包括四部分：第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。图2.1 两级运放电路图2.2 电路描述M1M5 组成输入级放大电路。 M1 和 M2 组成 PMOS 差分输入对。之所以选择差分输入是因为与单端输入相比可以有效抑制共模信号，提高电路的CMRR；M3、M4 电流镜为有源负载；M5 为第一级提供恒定偏置电流。输出级放大电路由 M6、M7 组成。M6 为共源放大器，因此输出级是共源放大电路。M7 为其提供恒定偏置电流，同时作为第二级的输出负载。M14 和 C c 组成相位补偿电路。M1可等效为一个电阻，因此工作在线性区，与电容 C c 一起跨接在第二级输入输出之间，构成 RC 密勒补偿1。为了便于理解电路，我们可以从电流与电压转换角度对电路进行分析。绘出运放的层次结构如图 2.2 所示。M1 和 M2 为第一级差分输入跨导级，将差分输入电压转换为差分电流。M3 和 M4 为第一级负载，将差模电流恢复为差模电压。M6 为第二级跨导级，将差分电压信号转换为电流，而 M7 再将此电流信号转换为电压输出。 图2.2 两级运放层次结构示意图偏置电路由 M8M13 和 R B 组成，这是一个共源共栅 Widlar 电流源。M8 和 M9宽长比相同。M12 与 M13 相比，源极加入了电阻 R B ，组成微电流源，产生电流 I B 。对称的 M11 和 M12 构成共源共栅结构，减小沟道长度调制效应造成的电流误差。M11提供偏置电流的同时，还为 M14 栅极提供偏置电压。2.3 静态特性暂时不考虑调电阻 M14，只考虑电容Cc,绘出电路的等效模型，如图 2.3 所示: 图2.3 等效电路模型由于M1和M2的对成性可知： R1是第一级的输出电阻： 那么第一级的放大倍数： 对于第二级则有： 故总的电压放大倍数为两级放大倍数的成绩： 因为： 电阻： 推导出： 在 LevelOne 模型给出的参数中， n 0.03 V -1 ， p 0.06 V -1 。而在 Spectre 仿真中则考虑沟道长度的影响， 只给出了厄利电压值。 采用 SMIC 0.18m 工艺， 在 1.8V 电压下，厄利电压分别为 V En 55 V/m ， V Ep 47 V/m 。式（2.7）可以变形成上式中放大倍数与过驱动电压和工艺参数有关。式（2.7）还可以表示为：比较（2.11）和（2.12）式，为了使放大倍数更大，应该采取较小的过驱动电压和较大的沟道长度。2.4 频率特性在图 2.3 所示的等效电路中， C 1 为第一级输出节点到地的总电容，有 C 2 表示第二级输出节点与地之间的总电容： 一般情况， C L 是远远大于晶体管电容的， 所以 C 2C 1，运用 KCL对节点3和节点5进行分析有以下公式： 联立上两式,电路的传输函数可以解得： 其中： 由式 (2.17) 的分子项可以得到右半平面的零点为： 令，解得S1,S2为： 因此电路的主极点为： 次极点为： 因为 C2,CcC1，而 C1 中最主要的部分为 C GS6 ， C 2 中则以 C L 为主，则式（2.22）通过近似可得到单位增益带宽表达式如下式所示： 代入式 (2.8) ，可以把上式写作 上式中， p 和 C OX属于工艺参数，C C 、 W 1 、 L 1 和 V GST1都是设计参数，可以看到 GBW 与管子的沟道宽度和过驱动电压成正比，而与 C C 和 L 成反比。因此要得到高的 GBW 就需要增大 M1 和 M2 管的过驱动电压或者减小其沟道长度，对照由式 (2.12) 得到的结论，可以发现，这与提高增益的要求是相互抵触的。从噪声的角度来说，管子面积的减小也会使得噪声性能变差。所以在设计电路的时候，需要利用多边法则在参数和设计指标间进行权衡。式 (2.24) 的另一种表达式为： 上式说明，当补偿电容和过驱动电压定下来时，电路的单位增益带宽与功耗成正比。在电路设计中，电路的功耗必须受到限制，因此若想得到高的 GBW ，就必须要合理的分配各个支路的电流。根据密勒效应，第二极点表达式 (2.23)还可以表示成： 应当说明的是，密勒定理推导极点表达式比较简单方便，但结果可能并不准确，而且会漏掉一个零点。但基于密勒定理推导出的公式并不影响极点的分析。一般而言，出于电路稳定的需要， 45的相位裕量是基本要求，所以第二极点必须在 1.22GBW之外，而若要有 60 相位裕量的话，第二极点必须高于 2.2GWB了。2.5 相位补偿该电路至少有四个极点和两个零点2，为分析简单，我们假定z2,p3,p4以及其它寄生极点都远大于GBW。如果不考虑零点z1，仅考虑第二极点p2,那么该电路就是一个典型的双极点系统。为使系统稳定，相位裕度至少要达到63。这样才会使阶跃响应有较大的平坦度以及比较短的时间响应。但是z1的存在会使相位裕度得到恶化。同时如果增大两个极点的分离程度，就需要大的补偿电容，而且会使零点减小，进一步牺牲相位裕度6。要消除右半平面零点的影响可以采取两种主要的方法。一是在前馈通路处插入一个电压跟随器，但存在的问题是会带入新的零极点；二是在反馈通路中添加调零电阻2。2.6 调零电阻如果在第一级输出与 C C 之间串联一个电阻Rz ，通过调节电阻的大小，便可以实现移动右半平面零点的作用2,5。设计使M14工作在线性区，这样M14就相当于一个电阻。补偿电容与电阻Rz串联之后，电路的主极点和次极点不发生改变，而零点则变为 Rz的表达式为： 对式（2.28）可以整理成： 观察上式，Rz可以以三种方式改变零点位置。（1）使零点与第二极点重合消除第二极点。这要求满足以下公式： 观察上式会发现有两个难以操作的问题。一是第二极点与负载电容CL有关，当CL未知或者运放工作过程中负载电容发生变化的情况下，得零点和第二极点是很难相互抵消的。二是即使按照准确抵消计算出的结果在工艺上也难以完全保证准确性。因为在工艺的实现过程当中会受工艺波动以及寄生电容的影响，所以会使得 R z 和电路中其它相关的参数偏离原先的设计值。造成的结果是不能够完全抵消，反而会形成相邻的零、极点对，零、极点对的存在，会对电路的瞬态性能产生不利的影响7,8。如何在工艺波动和温度变化的情况下仍能使两者精确相等是需要考虑的问题。（2）消去零点需要满足公式： 又因为： Rz的表达式为： 为了满足式 (2.32) 的匹配要求，必须有 因此还必须满足 由（2.38）式推导出： 观察电流关系，联立式 (2.32) 、式 (2.36) 与式 (2.39) ，可以得到以下公式 R Z g m6只与管子尺寸有关，与工艺和温度无关。 但这种方法要求所有的管子都服从电流平方率关系。随着管子沟道的日益缩短，管子的特性会偏离平方率特性，使计算产生误差1,2。（3）将零点移到左半平面略大于 GBW 的位置。一般为 1.2 倍 GBW 处，从而使得相位超前，也可以提高电路的稳定性。这就需要 上式可变为： 若令则有公式： 如果加入了补偿电阻 R Z ，考虑到 M6 的栅漏电容 C GD ，这会引入右半平面的高频零点。但由于其频率很高，所以其对相位的影响可以忽略。2.7 偏置电路偏置电路为电路的每条支路提供工作电流。电路的偏置电路由 M8M13 构成， M12 和 M13是两个故意失配的晶体管，电阻R B 串联在 M12 的源极，它决定着偏置电流的大小和 g m12。故为了稳定起见，RB常采用外接电阻。为减小 M12 的沟道长度调制效应，采用了 Cascode 连接的 M10以及用与其匹配的二极管连接的 M11 来提供 M10 的偏置电压。器件 M8 和 M9 构成的镜像电流源将电流 I B 复制到 M11 和 M13 ，同时也为 M5 和 M7提供偏置电流。下面对偏置电路进行一些具体的计算： 因为： 推导出： 整理可得： 上式可以变形为： 因为 ，所以 若取 (W/L) 12 4 (W/L) 13则可以得到 由于偏置电路提供的每条支路的电流都与IB有关，所以对于NMOS有以下公式： 对于PMOS有以下公式： 上面的分析没有考虑到器件的沟道长度调制效应，考虑了沟道长度调制效应，则晶体管电流需要修正为： 3设计指标设计指标是指对运放各项参数的要求。同样一个运放，不同的应用会要求不同的指标。3.1 共模输入范围共模输入范围即放大器第一级所有 MOS 管工作在饱和区的共模输入电压范围。所以 V IN,COM 的最大值为 V DD -V GST5 -V GST1 -|V TP | ，最小值为V GST3 +V TN -|V TP |。所以共模输入范围是：V GST3 +V TN -|V TP |V IN,COMV DD -V GST5 -V GST1 -|V TP | （3.1）式（3.1）表明如果要扩大共模输入范围，那么可以使过驱动电压减小。3.2 输出动态范围输出动态范围即输出摆幅，是所有晶体管都工作在饱和区时的输出电压的范围。输出范围是：V GST6V OUTV DD-V GST7 (3.2)要使运放正常工作，输出电压必须在这个范围之间，一旦超出了这个范围，会使其中一个管子进入线性区，导致输出电阻下降，进而导致电压放大倍数下降。从（3.2）式观察发现，如果负载时阻性的，那么输出电压无论如何都不会达到V DD和G ND，若负载时容性的，输出电压可以达到电源电压和地，但此时已经增益已经严重下降，出现失真。3.3 单位增益带宽GBW单位增益带宽是当运放的增益为1时，所加输入信号的频率，这是运放能够工作的最大信号频率。单位增益带宽有频率和角频率两种表示，它们之间以2换算： 由运放的增益带宽积可知，若单位增益带宽内只有一个极点， 其值可以由运放的开环直流增益与 3dB 带宽的乘积得到。3.4 输入失调电压失调电压，又称输入失调电压， 一个理想的运放，当输入电压为0时，输出电压也应为0。但实际上它的差分输入级很难做到完全对称。通常在输入电压为0时，存在一定的输出电压。该电路中输入失调电压定义为单端输出电压为 V DD /2 时的差分输入电压值。那么输出电压共模点取在 V DD /2 处。注意，这儿的失调电压是指直流失调。运放的输入失调电压包含两部分：系统失调和随机失调。前者来自于电路设计，即使电路中所有匹配器件都相同也会存在；后者来自于应匹配器件的失配。3.4.1 系统失调电压假定第一级完美匹配且V N V P ， V DS4 V DS3 V GS3 ， V T3 V T4 V T6 ，要求 V GST3 V GST4 V GST6。由 MOS 管饱和区电流公式得到： 因为 I DS3 I DS4 I DS5 /2 ， I DS6 I DS7，（3.4）式可以变为： 因为 V GST5 V GST7 ，得到： 基于以上这些条件下的直流输出电压为： 推导出输入失调电压为： 虽然系统失调总是存在，但是根据(3.7) 的比例可以选择一个对工艺偏差不灵敏的工作点。 3.4.2 随机失调电压随机失调来源于器件失配。为简单起见，我们忽略第二级对输入参考随机失调的贡献，得到第一级贡献的直流失调为： 上式第一项为输入管阈值电压失配直接折合到输入。第二项为电流镜阈值电压失配乘以一个比例折合到输入， 若要降低随机失调应使 g m3 /g m1 很小， 即减小 (W/L) 3 ，增大 L3。第三项为器件尺寸失配， V GST1 即平衡过驱动电压，若要降低此项的影响，应使平衡过驱动电压减小。3.4.3 工艺失配参数 在 SMIC18RF 工艺中， V T,SAT 5.85 mVm ， (/) SAT 1.52%m 。3.5 静态功耗静态功耗为电源电压乘以各支路电流的总和。 要降低电路静态功耗的话，要降低电流，但电流的分配受其他性能指标的影响，比如 GBW 、转换速率、噪声性能等，因此在性能和参数之间需要权衡。3.6 共模抑制比3.6.1 定义共模抑制比表示运放对于共模信号的抑制能力，它是差模放大倍数与共模放大倍数的比值，一般用分贝表示。 CMRR的另一种表达式如下： 其中V id为输入差模改变量，V ic为输入共模改变量。V os是输入的直流电压,即失调电压。在差分输入、单端输出的运算放大器中，输入失调电压是共模输入电压的函数，同时这个失调电压又在输出产生一个与所需信号难以区分的电压。3.6.2 两级运放的 CMRR电路的CMRR表达式为： 因为第二级是单端输入、单端输出，所以不贡献共模抑制比。因此电路整体的共模抑制比全部为第一级所贡献。下面画出共模交流等效电路：a)共模交流等效电路 b) 共模半电路交流等效电路从a)图中可以看出电路是完全对称的，为计算简单我们画出它半电路交流等效电路如图b）所示。电路的等效输入跨导为： 近似为： 输出电阻为： 所以共模放大倍数为： 可以推导得出： 将跨导和单管输出阻抗替换，忽略单管输出阻抗的沟道长度调制效应，考虑I DS1 I DS2 I DS3 I DS4 I DS5 /2 ，得到从上式观察，降低过驱动电压可以提高 CMRR ，另外将 M5 替换成高阻抗电流源也可以提高CMRR ，但这样会降低共模输入范围。3.7 电源抑制比（PSRR）3.7.1 定义正电源抑制比 PSRR + 为差模增益除以正电源增益，负电源抑制比 PSRR - 为差模增益除以负电源增益。电源抑制比应越高越好，以减小电源对输出的影响。实际中，电源抑制比会随着频率的增加而下降。3.7.2 两级运放的PSRR为计算正电源增益，画出交流小信号如图 3.2 所示得出： 在图b)中可以得到： 把（3.31）式和（3,32）式代入（3.30）式得到 若使V GST3 V GST6， 则可以有效控制系统失调，那么（3.33）式可以化简为 结合式 (3.30) 和式 (3.34) ，得到 正电源增益约等于0。由此得知，如果器件完美匹配，在低频下 PSRR + 趋近于无穷大，这是因为第一级正电源到输出增益与第二级正电源到输出增益相互抵消。而在实际电路中由于存在失配，会降低PSRR + 。接下来计算负电源抑制比。负电源增益表达式如下 把式 (2.11) 和式 (3.36) 代入式 (3.28) ，得到 这个式子就是低频下的负电源抑制比。当频率升高时，密勒电容 Cc 阻抗下降，使得 M 6 栅漏短路，负电源变化直接馈通到输出。所以，假定 C c C L ，频率高到足以短路 C c 之后，负电源增益 A - 1 。同样的现象使得 A dm 和 A + 随频率升高而下降， PSRR + 相对保持不变。 A - 增加到 1 而 A dm 下降，只有当 A dm 下降为 1 时， PSRR - 下降为 1 。3.8 转换速率（Slew Rate ）3.8.1 定义转换速率也称压摆率，当给运放的输入端接入较大的阶跃信号时，输出信号波形也会发生大的变化，会使管子发生截至或者饱和的现象。输出电压变化对时间的比值叫做压摆率，即转换速率，单位是 V/s。SR与全波带宽之间存在以下联系： 观察上式可以得出结论：SR 决定了运放能处理的最大频率和最大输出幅度之间的关系3.8.2 两级放大器的 Slew Rate首先计算内部压摆率 图3.3 内部压摆率 接下来计算外部压摆率 图3.4 外部压摆率3.8.3 单位增益带宽 GBW和压摆率 SRGBW 和 SR 都可以反映运放的高频性能，线性放大器主要由 GBW 决定，开关电容滤波器要得到更高的频率主要由 SR 决定。最大输出摆幅与压摆率之间有关系如下： 如果内部压摆率SR int 受限，那么可以得到如果是外部压摆率SR ext受限，则有 由上式观察，增大 I DS7可以提高这个比率。但是 I DS7 也只能增大到 SR ext 受限处，如果继续增大， SR ext 又会再次受限。 由式 (3.39) 和式 (3.40) 可知， 保证 SR ext 不受限也就是 SR int受限的最小 I DS7 为 3.9 噪声噪声限制了一个电路能够正确处理的最小信号电平，在电路设计中，噪声是必须要考虑的问题，因为噪声与功耗、速度和线性度之间是互相制约的。3.9.1 低频噪声 图3.5 第一级噪声等效电路图用等效输入噪声来衡量一个运放的噪声，根据图3.5有 一个 MOS 管的等效输入电压噪声可以表示为： 因为中频以上白噪声占主导，所以式（3.49）可以近似为： 低频时 1/f 噪声占主导，将式 (3.48) 的第二项代入式 (3.47) 得到 观察上式，使g m增大，即增大 W/L 可以减小白噪声，而增大 W 可以改善闪烁噪声，而输入管的噪声所占比例又较大。所以，一般采用增大输入管面积的方法来优化电路的噪声性能。3.9.2 输入积分噪声输入积分噪声等于输入噪声功率谱密度在所有频率上的积分，其包含三部分贡献：低频下 1/f 拐角频率 f c 内的 1/f 噪声； 单位增益带宽内的白噪声； 高于第二级点的白噪声。第二部分贡献最大，第一部分其次，第三部分再次之。如果优化设计降低了 1/f 噪声，那么得到 4 电路设计设计指标如下： 我们要结合 SPICE 的 LevelOne 模型来设计电路，该模型下的工艺参数值如下： 4.1 MOS 工作区域为使运放正常工作，首先要保证 MOS 管工作状态正确，MOS管应该工作在饱和区， M14管工作在饱和区，要求 |V DS |V GS |-|V T | 。同时过驱动电压不能太大，否则沟道长度调制效应明显，而且输出摆幅会受到限制。4.2 共驱动电压的影响过驱动电压对运放的性能影响很大， 降低过驱动电压可可以明显地改善运放性能。1）可知能够提高共模输入范围；2）可知能够增大输出摆幅；3）可知能够降低输入失调电压；4）可知能够提高电压增益；5）提高共模抑制比；6）提高负电源抑制比；7）增大单位增益带宽 GBW 。然而，降低过驱动电压也存在缺点，1）降低 MOS 管的渡越频率；2）会降低 GBW 频率下的可获得最大电压摆幅；3）由式 (3.49) 可知降低 M 1 、 M 2 的过驱动电压，增加 M 3 、 M 4 的过驱动电压，有利于降低低频运放等效输入白噪声。4.3 约束分析4.3.1 对称和失调从电路的对称性上来说，应该满足：W1 W2 ， L1 L2 ； W3 W4 ， L3 L4从低的失调方面来说： 从偏置电路看，需要满足：(W/L) 8 (W/L) 9 ， (W/L) 10 (W/L) 11而且，为了简化设计，可使为简化设计，可以使 (W/L) 12 4(W/L) 134.3.2 静态功耗先进行静态功耗分析，根据指标电流应该控制在在 400A 之内。令 M8 的源漏电流 I DS8 为标准电流 I B ，并且 I DS5 k 1 I DS8 ， I DS7 k 2 I DS8 。因此要满足： 4.3.3 面积必须满足：A MOS A S + A D + WL。由库中得知：A S A D ，所以 A MOS + WL 。所有管子的面积总和需满足： 4.3.4 直流增益由（2.11）式得： 由 Level 1 模型知， P 0.06 ， N 0.03 ，并令 V GST1 V GST6 ，则有 V GST1 0.22V 。4.3.5 共模抑制比由式 (3.25) 得 令 V GST1 V GST3 ，则有 V GST1 0.86V 。4.3.6 电源抑制比由（3.37）得 令 V GST1 V GST6 ，则有 V GST1 0.385V4.3.7 转换速率4.3.8 等效输入噪声由式 (3.50) 得：4.4 相位补偿前面对相位补偿的分析中我们知道，M14 管可以不受工艺、电压和温度变化跟踪 g m6 ，即可以跟踪非主极点 p 2 ，我们选择让 z 1 在 1.2GBW 处， p 2 在 1.5GBW 处。这样既可以增加相位裕度，也不至于浪费较大功耗，则有： 使非主极点 p 2 在 1.5GBW 处，由(2.18) 和式 (2.27) 得 由上式得到 其中C n3=C GS6 +C DB2 +C DB4，C GS6占主导4.5 计算参数4.5.1 工作点分析电源电压5V，共模输入电压取电源电压的一半，即2.5V。使MOS管宽长比的设置符合式（3.7），由于V GS3 V DS3 V GS4 V DS4 V GS6，在理论上V DS6 V DS3。为了确定MOS管的宽长比，一般先选择过驱动电压，然后再分配各支路的电流，最后再计算宽长比。通常选择过驱动电压为0.1V-0.2V.4.5.2 设计步骤1）选择密勒补偿电容Cc，选初值1.8Pf,在仿真中可以调整电容的大小，使之更符合设计。2）相位补偿，可以选择g m6 3.2g m13）过驱动电压，选取0.1V。4) 分配电流。第一级电流增大有助于提高 g m1 ，提高 SR int ，这里取 IDS6 4IDS1 。取偏置电流 IDS8 10A ， k1 12 ， k2 24 ，即 IDS5 120A ， IDS7 240A ，总电流为380A 。5)预先取L1 0.8m ，得到 W1为140m 。因此得到 (W/L)1,2 140m/0.8m6）计算 M3,4 、 M6 、 M5 和 M7 的宽长比。(W/L)3,4 10/1.2 ， (W/L)6 240/1.2 ， (W/L)5 18/0.8 ， (W/L)7 36/0.8 。7）计算 M8,9 、 M10,11 、 M12 、 M13 的宽长比和 R B 的阻值。(W/L)13 (W/L)6 /k2 10m/1.2m；(W/L)12 40m/1.2m ，取 (W/L) 10 (W/L)11 (W/L)13 10m/1.2m 。取 L8,9 L7 0.8m ，得 (W/L)8,9 1/k2 *(W/L)7 1.5m/0.8m。8）计算 M 14 的宽长比。得到 (W/L)14 65m/1.2m 。所有器件参数归纳如下：M1140/0.8M91.5/0.8M2140/0.8M1010/1.2M360/1.2M1110/1.2M460/1.2M1240/1.2M518/0.8M1310/1.2M6240/1.2M1465/1.2M