数字电子钟设计说明书.doc

塔里木大学信息工程学院课程设计1前言现代电子技术是一门实用性较强的课程。通过对这门课程的学习我掌握了数字逻辑门电路、组合逻辑器件、组合逻辑电路的分析与设计、时序逻辑器件、时序逻辑电路的分析与设计等相关知识。Proteus是一种实用的数字电路仿真软件。虽然我并没有系统的去学习过这种软件。但通过每次实验课的探索性使用，我掌握了Proteus的基本操作。上述知识以及先修课程所学知识为本次现代电子技术课程设计奠定了基础。就在课程设计的前几天学院的老师给我们买好了数字电路常用的元器件，这为设计物理实现提供了条件。这次我的课程设计的题目为：数字电子钟的设计。我所设计的数字电子钟的功能有：能显示星期、时、分、秒；能校时；能整点报时总体来讲，这次设计的实现包括两个过程：设计及Proteus仿真；实物焊接。设计及Proteus仿真可以说是整个设计的最最核心的过程，能否完成好这个过程直接关系到设计的成败。在设计与Proteus仿真这个过程设是对所学理论知识的运用而Proteus仿真是对设计的正确与否的检验以及完成对设计的优化。实物焊接是设计的物理实现。需要说明的是因事先不知道实验室所具有的芯片的型号在完成设计与仿真后才知道自己所用的有些芯片实验室没有（实验室有74ls48、74ls90、74LS161和555定时器而我在设计时用的是74ls248、74ls390、74LS163和晶振）因此后来我又用实验室具有的芯片重新进行了设计并仿真这样使得我做了两份设计虽然两种设计最终所实现的功能时相同的但因使用的芯片不同导致其内部的连接也不同。这里因篇幅的限制在正文部分我将仅对后一种设计进行论述。在本次课程设计中我顺利的完成了两种方法的设计与仿真，但在实物焊接的过程却出现了一点问题。具体内容将在正文部分论述。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。此次设计与制作数字电子钟的目的是让学生在了解数字钟的原理的前提下，运用刚刚学过的数电知识设计并制作数字钟，而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。由于数字电子钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，从而实现理论与实践相结合。 总的来说，此次课程设计，有助于学生对电子线路知识的整合和电子线路设计能力的训练，并为后继课程的学习和毕业设计打下一定的基础。2项目概况此次课程设计的题目是：数字电子钟设计。完工期限为6月7日至6月17日。由于自身所具备的电子技术的知识还相对较少，也是基于本次课程设计的目的。所以此次课程设计所设计出的系统规模较小也是在情理之中的。从功能上讲它也不可能具备高度的一体化和自动化。基于上述的特点此项目也就更谈不上经济效益和社会效益了。但此次课程设计却是有重大意义的。因为通过这次课程设计加深了我对所学知识的理解，同时也提高了我将理论应用于实践的能力更重要的是它为我在今后设计较大甚至更大的电子信息系统奠定了基础。3正文3.1设计目标 设计一个能能显示星期、时、分、秒；能校时；能整点报时的数字电子钟。3.2元器件及芯片汇总与使用说明表一 元器件及芯片汇总序 号名 称参量值数 量174LS487274LS906374LS004474LS2035555定时器26电阻4个10k,，1个20k，1个80k，1个530，1个43087固态电容2个0.01uf,1个8uf,1个1uf48蜂鸣器19共阴极七段数码管71074LS161111直流电源74LS48为共阴型显示译码驱动器，74LS90有一个二进制计数器和一个异步五进制计数器构成，74LS161为具有异步清零同步置数的十六进制加法计数器，74LS00由4个二输入的与非门构成，74LS20由两个4输入的与非门构成。可参见附录，也可参见各个芯片的引脚所对应的功能可参见正文的设计方法和内容部分的截图（再截图中对于每个芯片的引脚都有相应的能表示引脚功能的字母对其进行标识）。3.3设计的总体方案我所设计的数字电子钟由三大部分构成：计时部分、校时部分、整点报时部分。我设计的顺序为：计时部分、校时部分、整点报时部分、脉冲发生电路。需要说明的是因Proteus自带脉冲发生器所以在计时部分及整点报时部分的设计及仿真过程中并未涉及到脉冲发生电路的设计及仿真而是直接调用了Proteus自带脉冲发生器而将脉冲发生电路的设计及仿真放到了整个数字电子钟设计与仿真的最后。在计时部分的设计及Proteus仿真过程中我采用了先局部后整体的思想，即先将整个计时部分划分为秒个位、秒十位、分个位、分十位、时、星期这样六个单元块再逐块的设计并仿真。在完成各个单元块的设计及仿真后再将它们脉冲进位端连接起来对整个计数部进行仿真。脉冲发生电路用晶振或555定时器实现，在用晶振实现时要用分频器对其分频。3.4设计方法和内容3.4.1 计时部分的设计及仿真计时部分是数字电子钟整个电路的核心部分，它完成星期、时、分、秒的计数的功能。对于计时部分的每个单元块其组成包括显示器、显示译码驱动器及计数器。除了星期单元块所选用的计数器为具有同步置数功能的74LS161之外其他各单元块均选二进制异步加法计数器74LS90，显示器均选用LED八段共阴数码管，显示译码驱动器均选用74LS48。秒个位完成十进制计数因此只需将74LS90的12引脚和1引脚连接起来即可进行十进制计数。如图3-1所示。图3-1 将74LS90改装为十进制计数器秒个位各个组成部分的连接图如图3-2所示。图3-2 秒个位各组成部分的连接图在Proteus中调用脉冲发生器并设置其频率为1Hz再将其加到74LS90的14引脚处对秒个位进行仿真，仿真图如图3-3所示。图3-3 秒个位仿真图秒十位完成六进制计数因此要将74LS90改装成一个六进制计数器具体连接如图3-4所示。图3-4 将74LS90改装为六进制计数器秒十位各个组成部分的连接图如图3-5所示。图3-5 秒十位各组成部分的连接图对秒十位加脉冲进行仿真如图3-6所示。图3-6 秒十位仿真图分个位与分十位的连接情况同秒个位与秒十位这里不再赘述。对于时部分我们不能将其分为时个位和时十位单独来看而是将其作为一个整体看成是一个二十四进制计数部分。因此首先我们要用2片74LS90构成一个二十四进制计数器。我们知道对于每一片74LS90来说其内部是由一个二进制计数器和一个异步五进制计数器构成只有将其12引脚与1引脚连在一起才构成一个异步十进制计数器。现在我们要用2片74LS90构成一个二十四进制的计数器若不考虑其它因素构成的方法大概有三种，一是先将两片74LS90构成一个十进制计数器再将这两片十进制计数器级联起来构成一个一百进制的计数器最后再将这个一百进制的计数器改装成一个二十四进制计数器；二是先将一片74LS90改装成一个十进制计数器再与另一个74LS90内部的五进制计数器级联起来构成一个五十进制计数器最后再将这个五十进制的计数器改装成一个二十四进制计数器；三是直接将两片74LS90内部的五进制计数器级联起来构成一个二十五进制的计数器再将这个二十五进制计数器改装成一个二十四进制计数器。但考虑到时部分的计数过程可以排除第三种方法，通过比较一二两种方法明显可以看出第二种方法的连线较为简单，从后面的论述我们还可以发现选择第二种方法的另一个优点。使用上面所论述的第二种方法将两片74LS90构成一个二十四进制的计数器的连接图如图3-7所示。图3-7 将两片74LS90改装成一个二十四进制计数器时计数部分的连接图如图3-8所示。图3-8 时计数部分的连接图调用脉冲发生器对其进行仿真如图3-9所示。图3-9 时计数部分的仿真图星期单元块是一个七进制计数部分。其计数过程与秒部分、分部分和时部分相比存在两点不同，一是星期的计数起点为“1”而秒、分和时的计数起点为0；二是星期要实现一次跳跃计数，即计数到“6”之后将直接跳跃至“8”（数字“8”即表示星期日的“日”字）而秒、分和时均不跳跃计数。基于此74LS90已不能满足星期部分的计数功能的要求，因此这里我们选择具有同步置数功能的十六进制加法计数器74LS161作为星期部分的计数器其配合显示译码驱动器74LS48的试灯功能便可满足星期部分的计数要求。因74LS161是一个十六进制计数器因此我们必须利用其置数功能将其改装成一个计时起点为“1”的七进制计数器如图3-10所示。图3-10 将74LS161改装成一个计时起点为“1”的七进制计数器需要说明的是如上图构成的七进制计数器还不具有从“6”到“8”的跳跃功能应将上图与非门的8引脚接到74LS48的试灯端（3引脚）才能实现从“6”到“8”的跳跃功能。星期部分的连接图如图3-11所示。图3-11 星期部分的连接图调用脉冲发生器对其进行仿真如图3-12所示。图3-12 星期部分的仿真图到此计时部分的各个单元块均仿真完毕接下来要做的就是对整个计时部分进行仿真在进行仿真之前应将各个单元块的脉冲进位端连接起来脉冲进位端的具体连接情况是：秒个位计数器的11引脚接秒十位计数器的14引脚；秒十位计数器的8引脚接分个位计数器的14引脚；分个位计数器的11引脚接分十位计数器的14引脚；分十位计数器的8引脚接时个位计数器的14引脚；时十位计数器的8引脚通过一个与非门（因74LS161为上升沿触发）后接星期部分计数器的2引脚。整个计时部分的仿真如图3-13所示。图3-13 整个计时部分的仿真图3.4.2 校时部分的设计及仿真校时部分完成对数字电子钟的校时功能是整个数字电子钟必不可少的一部分，校时部分也可称为计时校转换部分之所以将其加入“转换”二字这是因其具有在进行校时前必须切断时钟信号的输入允许校正信号的输入而在正常计时又必须保证时钟信号的正常输入而阻止校正信号的输入的功能。这是校时部分有且仅有的功能也是校时部分设计的出发点。完成这个功能可以用一个二输入的与或组合逻辑电路(类似一个二选一的数据选择器)实现，这里我们选用门电路来实现，又考虑到实验室没有或门电路，但只要采用摩根定律对二输入的与或逻辑函数进行变换便可用实验室有的芯片74LS00、74LS20来实现这个“输入转换”功能。校正信号由人工触发产生，时钟信号接时钟发生电路的输出，为了避免在有开关切换进行时钟输入和校正信号输入转换时产生抖动可以用一个基本RS触发器构成无抖动开关。同样，对于基本RS触发器我们也采用芯片74LS00由门电路构成。整个校时部分的连接情况如图13-14所示。图3-14 整个校时部分的连接图在上图中对于位于左边的一列开关从上到下依次为：星期的接收进位脉冲信号与校正信号的选择开关、时的接收进位脉冲信号与校正信号的选择开关、分的接收进位脉冲信号与校正信号的选择开关、时的接收进位脉冲信号与校正信号的选择开关、1Hz的时钟脉冲信号与校正信号输入的切换开关和人工触发产生校正信号的触发开关，其中从上到下的前四个开关为单刀双掷开关最后一个为单刀单刀单掷开关。对于右边这个开关，其是一个单刀四掷开关四掷中的最下面一掷作为秒校正或1Hz的时钟脉冲信号的通道，以逆时针的顺序接下来的各掷依次是：分校正通道、时校正通道和星期校正通道。上图中与非门的13引脚接1Hz的时钟脉冲信号。校时部分与计时部分的连接情况及仿真如图13-15所示。图3-14 整个校时部分的连接及仿真图在图3-14中，各个（掷）的不同组合所实现的功能将在后面的使用说明部分详细介绍3.4.3 整点报时部分的设计及仿真整点报时部分完成整点报时功能是数字电子钟的一个优化部分其设计的基本出发点是在整点到达的前十秒进行报时，蜂鸣器在十秒内发声5次（在下述的脉冲频率下蜂鸣器的发声周期约为2秒）前4声为低音最后一声为高音，通过高频（1000Hz）和低频(500Hz)脉冲输入的切换来控制蜂鸣器的高低音输出。因若只在上述频率脉冲的作用下人的听觉将认为蜂鸣器是连续不间断的发声，而要保证蜂鸣器在10秒内发声5次即发声周期为2秒（即在2秒内有一秒发声有一秒不发声），这里我们可以先设定一个逻辑变量A让其表示计时是否处于到达整点的前十秒（50秒到59秒）内若是则A=1若否则A=0基于此A将是分计数器和秒计数器各输出状态的逻辑函数，然后我们再设定一个逻辑变量B用其来表示计时是否到达了第59（保证在A=1的条件下高频脉冲作用于蜂鸣器）若是则B=1若否则B=0显然B将是秒计数器个输出状态的逻辑函数，并且在AB=1的条件下让高频脉冲作用与蜂鸣器（即在整点到达的前一秒让高频脉冲作用于蜂鸣器）这时蜂鸣器发出的时高音因蜂鸣器的发声周期为2秒所以其将在第59秒开始时发声并在第0秒结束时结束发声，反之若A=1且B1（即计时处于整点到达前的第50秒至第58秒）时是否就能让低频脉冲作用于蜂鸣器呢？显然不能，因为若只在这个条件下让低频脉冲作用于蜂鸣器其将连续不断的发声9秒（从第50秒到第58秒）因此在A=1且B1条件下我们还需设定一个逻辑变量C来控制在A=1且B1条件低频脉冲的输入（C=1时低频脉冲输入C1时不允许低频脉冲输入）从而使得蜂鸣器的发声周期为2秒基于此变量C应满足在A=1且B1条件其要按规律变化且变化的频率为1Hz,基于此我们可以让C=Q0，Q0为秒个位计数器的最低位输出，最后若我们设定逻辑变量D为蜂鸣器的输入则D必然是A、B、C以及高低频脉冲信号CP的逻辑函数，通过逻辑函数的代入规则我们可以得到D关于秒分计数器个输出状态及高低频脉冲信号的逻辑函数，将逻辑函数化简为与非式便可以用实验室有的芯片74LS00和74LS20来实现整点报时部分了。整点报时部分与计时部分和校时部分的连接及仿真图如图3-16所示。图3-16 整点报时部分、校时部分和计时部分的连接及仿真图3.4.4 脉冲产生电路的设计及仿真脉冲产生电路具有产生一定频率的脉冲信号的功能，这里我们用由555定时器来构成脉冲产生电路。由555定时器构成的频率约为1Hz的脉冲产生电路如图3-17所示。图3-17 1Hz的脉冲产生 在上图中脉冲产生电路产生的脉冲周期的公式为T=0.7*(R15+2*R16)*C6通过上面的论述可知要完成数字电子钟的设计我们还需要3个脉冲信号：1个1Hz的时钟脉冲、1个1000Hz的高频脉冲和1个500Hz的低频脉冲。那么我们需要几个脉冲产生电路呢？3个吗？当然3个固然可以但这样太浪费元器件了，我们发现500Hz刚好是1000Hz的二分频。所以这里我们只需用两个脉冲发生电路就够了，用一个产生1Hz的时钟脉冲用另一个产生1000Hz的高频脉冲将1000Hz的高频脉冲输出到二分频器的输入端则二分频器的输出便是500Hz的低频脉冲。那么又如何构成这个二分频呢？实际上一位二进制计数器的实质就是一个分频器那么又如何获得一个二进制计数器呢？这时我们前面就凸显出了前面论述的我们使用第二种方法将2片74LS90改装成一个二十四进制的计数器的另一个优点了，因为在使用第二种方法所改装出来的二十四进制计数器中我们保留了其中一个74LS90内部的一位二进制计数器，而这个二进制计数器正好可以作为这里的分频器使用。所以我们只需把1000Hz高频脉冲的输出（3引脚）接到时十位计数器的14引脚其12引脚输出的便是500Hz的低频脉冲。根据公式T=0.7*(R15+2*R16)*C以及结合实验室具有的特定阻值的电阻和电容最终我们确定构成1000Hz的脉冲产生电路的参数为C6=1f、R15=430、R16=510。1000Hz的脉冲产出电路如图13-18所示。图3-18 1000Hz的脉冲产生电路3.5结论3.5.1 数字电子钟设计及仿真结果将图3-16中的Proteus自带的脉冲发声器由用相应的脉冲发生电路替代（同时将1000Hz高频脉冲发生电路的输出接到时十位计数器的14引脚再将时十位计数器的12引脚500Hz低频脉冲信号的驶入端）得到完整的数字电子钟的连接图如图13-19所示。图3-19 完整的数字电子钟连接图对其进行仿真，结果如图3-20所示。图3-20 完整的数字电子钟仿真图这里需要说明的是在图3-16中若仅仅把1Hz的时钟脉冲发生器用由555定时器构成的1Hz脉冲产生电路整个电路的仿真结果与理论上是完全符合的；若把图3-16中的3个脉冲发生器均用由555定时器构成的1Hz脉冲产生电路整个电路的仿真结果与理论上也是完全符合的，只是蜂鸣器不按照预期的结果那样发声（因为采用的是1Hz的脉冲发生电路）；但若只要在电路中加入了由555定时器构成的1Hz脉冲产生电路（不管它与数字电子钟的其它部分电路连接与否）整个数字电子钟电路的时钟信号的频率将“莫名其妙”的减慢。还有一个让我不明白的地方就是用由555定时器构成的1000Hz脉冲产生电路去作用SOUNDER产生的效果与直接调用Proteus自带的1000Hz的脉冲发生器去作用SOUNDER产生的效果大不一样，用由555定时器构成的1000Hz脉冲产生电路去作用SOUNDER时SOUNDER将发出低沉且缓慢不连续的声音而用Proteus自带的1000Hz的脉冲发生器去作用SOUNDER时SOUNDER将发出高昂、连续的声音让人听起很舒服。在图3-16中若仅仅把1Hz的时钟脉冲发生器用由555定时器构成的1Hz脉冲产生电路，在整点报时时你将听到与普通大本钟效果一样的报时。3.5.2 实物焊接结果 焊板结束我把由555定时器构成的1Hz脉冲产生电路产生的1Hz脉冲加到了秒部分并对秒部分进行了调试。调试结果为：秒部分显示“49”究其原因我发现，一是脉冲产生电路的电容的焊接处发生了断裂，二是秒计数器得的置数端的连接出了问题。因为这次课设是我第一次使用电烙铁也是第一次使用电烙铁焊接电路，另一方面我的这个设计所使用的芯片实在太多（共22个）要在面积有限的电路板上完成电路的焊接对于我这种低水平的“焊工”来说实在太难。其实开始焊的时候对自己还是挺有信心的但焊了一部分之后方才知其难。但我还是告诉自己要竭尽全力的去把电路板焊好。我们几乎花了整整5天时间去焊这个电路板，直到上周星期五的下午，我们焊完了秒部分、由555定时器构成的1Hz脉冲产生电路整个电路、分部分和星期部分只焊完了一部分。其实在整个的焊接过程中我时刻都在告诉自己在不做较大的改动的前提下尽量的把板焊好，把线走好。因为刚开始时我真不敢相信在有限的面积很小的电路板上可以完全用裸线来喊完整个电路。并且在一开始是我走了极端，我全部用带皮儿得线去焊了。知道我把秒部分和分部分都焊完了后。我去看了施明登老师给蒋梅焊的那个电路板，施老师的焊工确实不错，都是走的裸线 。看后我颇有感想。不错，之前我确实走了极端，虽然我焊工很差不能全部走了线，但我也不能全都不走裸线呀，我告诉自己一开始的时候我就应该尽量的取走裸线实在走不了了在走带皮儿的线。但那时我都已经用带皮的线把秒部分和分部分都练完了而且时部分也已焊了一部分了，光是连这两部分都花了我接近两天时间呀。难道我要把练好的线全拔了吗？用带皮儿的线都连了这么长的时间更别说连裸线了。在那一刻我告诉自己先不拔先把后面的线练好，并且对于后面的线能走裸线的就尽量的走裸线怀着这个想法在星期五的上午连完了由555定时器构成的1Hz脉冲产生电路的全部还连完了星期的一部分，之后我决定不已用带皮儿的线连完了的分部分和时部分拔掉，拔掉之后我进一步感觉到了焊接的困难说实话那几天天天焊板使我的头疼得厉害，但我还是告诉自己坚持下去知道星期五的下午。老师所要交的也可以交了，看到他们都交上去了，我考虑到我确实再没时间去焊板了，因为接下来我还有很多的是要做也算是综合考虑了各方面的因素吧我也决定停止了。3.6设计创新与关键技术我所设计的数字电子钟创新之处在于参考了网上各种关于数字电子钟的设计资料在认真弄懂了每种设计方案的原理之后运用了自己的思想及所学知识将这些原理进行了整合、提炼并优化最终形成了我的关于数字电子钟的设计方案及原理。说道这次设计的关键技术我认为有两点：一是计时部分的个单元块的计数器的进制的改装；二是整点报时部分的逻辑函数D的确定；，4使用说明我所设计的数字电子钟与外界直接进行交互的窗口就是前面所论述的那几个开关，为了叙述的饿方便我们将前面的校时部分的连接图复制过来如图3-21所示。图3-21 整个校时部分的连接图在上图中同样基于叙述的方便我们将各个开关按从左到右从上到下的优先级分别别编号为1、2、3、4、5、6对于6号开关将其以最下面的一掷为起点按逆时针的顺序对各掷分别编号为、这里我们以功能为主线对几个开关的不同开闭组合让数字电子钟所表现出来的不同功能分述如下。正常计时的开关开闭组合有：1、2、3、4号开关的触头均置于上端，5号开关任意，6号开关的触头置于掷。对秒校正的开关开闭组合有：1、2、3号开关任意，4号开关的触头置于下端，5号开关作为触发开关用来产生校正信号，6号开关的触头置于掷；让6号开关的触头在和之间的切换产生校正信号，其他开关均任意。对分校正的开关开闭组合有：1、2号开关任意，3号开关的触头置于下端，5号开关作为触发开关用来产生校正信号，6号开关的触头置于掷；以3号开关作为触发开关，其它开关任意；3号开关的触头置于下端，让6号开关的触头在和之间或和之间的切换产生校正信号，其他开关均任意。对时校正的开关开闭组合有：1、3号开关任意，2号开关的触头置于下端，5号开关作为触发开关用来产生校正信号，6号开关的触头置于掷；以2号开关作为触发开关，其它开关任意；2号开关的触头置于下端，让6号开关的触头在和之间或和之间的切换产生校正信号，其他开关均任意。对星期校正的开关开闭组合有：2、3号开关任意，1号开关的触头置于下端，5号开关作为触发开关用来