中断系统设计与测试.doc

辽 宁 工 业 大 学 课 程 设 计 说 明 书（论 文）目 录第一章 课程设计简介11.1课程设计的目的11.2课程设计的题目11.3课程设计电路11.4课程设计设备21.5课程设计任务21.6课程设计的要求2第二章 数据通路设计32.1运算器ALU32.2存储器32.3数据通路总体图5第三章 微程序控制器设计63.1控制存储器63.2 微程序控制器图83.3 控制台83.4机器指令控制格式10第四章 机器语言程序设计.114.1机器语言程序.114.2 程序执行过程分析.11第五章 指令流程测试与调试.135.1连线.135.2执行过程135.2存程序机器代码135.3执行程序与验证结果14第六章 课程设计总结15参考文献16第一章 课程设计简介1.1课程设计的目的1从硬件,软件结合的角度，模拟单级中断和中断返回的过程； 2通过简单的中断系统，掌握中断控制器，中间向量，中断屏蔽等概念；3了解微程序控制器与中断控制器工作的基本原理。1.2课程设计的题目本题目总共分为7个子标题：1.加法指令中断服务程序；2.减法指令中断服务程序；3.乘法指令中断服务程序；4.逻辑运算指令中断服务程序；5.条件转移指令中断服务程序； 6.寄存器寻址指令中断服务程序； 7.寄存器间接寻址中断服务程序。1.3课程设计电路 中断屏蔽控制逻辑分别集成在2片GAL22V10(TIMER1和TIMER2)中。其ABEL语言表达式如下： INTR1:=INTR； INTR1.CLK=CLK1； IE:=CLR&INTS#CLR&IE&!INTC； IE.CLK=MF； INTQ=IE&INTR1； 其中CLK1是TIMER1产生的时钟信号，它主要是作为W1W4的时钟脉冲，这里INTR1的时钟信号，INTE的时钟信号是晶振产生的MF。INTS微指令位是INTS机器指令执行过程中从控制存储读出的，INTC微指令位是INTC机器指令执行过程中从控制存储器读出的。INTE是中断允许标志，控制台有一个指示灯IE显示其状态，它为1时，允许中断，为0时，禁止中断。当INTS=1时，在下一个MF的上升沿IE变1，当INTC=1时，在下一个MF的上升沿IE变0。CLR信号实际是控制台产生的复位信号CLR#。当CLR=0时在下一个CLK1的上升沿IE变0。当CLR=1且INTS=0且INTC=0时，IE保持不变。 INTR是外部中断源，接控制台按钮INTR。按一次INTR按钮，产生一个中断请求正脉冲INTR。INTR1是INTR经时钟CLK1同步后产生的，目的是保持INTR1与实验台的时序信号同步。INTR脉冲信号的上升沿代表有外部中断请求到达中断控制器。INTQ是中断屏蔽控制逻辑传递给CPU的中断信号，接到微程序控制器上。当收到INTR脉冲信号时，若中断允许位INTE=0，则中断被屏蔽，INTQ仍然为0；若INTE=1，则INTQ=1。 为保持中断的断点地址，以便中断返回，设置了一个中断地址寄存器IAR。第二节图4中的IAR（U19）就是这个中断地址寄存器，它是一片74HC374，有LDIAR和IAR_BUS#两个信号输入端，均连接至微程序控制器。LDIAR信号的上升沿到达时，来自程序计数器PC的地址会置入IAR中。IAR_BUS#为0时，保存在IAR中的断点地址会输出到数据总线DBUS上。由于本实验系统只有一个断点寄存器而无堆栈，因此仅支持一级中断而不支持多级中断。中断向量即中断服务程序的入口地址，在本实验仪中由8位数码 开关SW7SW0提供。1.4课程设计设备1.TEC-4计算机组成原理实验仪一台2.双踪示波器一台（并非必备）3.直流万用表一只4.逻辑测试笔一支1.5课程设计任务 1.了解中断系统中每个信号的意义和变化条件，编写主程序和中断服务程序。将主程序和中断服务程序手工汇编成十六进制机器代码。 2.参考计算机组成原理实验，再加上中断系统，完成本次实验的线路连接。接通电源之前应仔细检查连接，确认无误。 3.将上述任务（1）的程序代码存入内存中，并根据需要设置通用寄存器组和内存相关单元的数据。其中，寄存器R1的值应置为21H，以便程序循环执行。 4.从地址20H执行程序，在程序运行中，按一次控制台的INTR。入中断后，用单拍（DP）方式执行，直到返回主程序为止。列表记录中断系统中有关信号的变化情况，特别要记录好断点地址和R0的值。 5.重复执行（4）两次。（一共执行3次） 将RAM中20H单元的内容由指令INTS改为INTC，重做（4），记录发生的现象。1.6课程设计的要求设计硬件各功能部件的连线图，将微程序控制器同执行部件联机，组成一台模型计算机，用微程序控制模型机数据通路。通过CPU运行九条机器指令的简单程序段，掌握机器指令与微指令的关系。五条指令的机器语言程序，其中包括加法指令中断服务程序。第二章 数据通路设计2.1运算器ALU1.DR1和DR2DR1和DR2是运算操作数寄存器，DR1和ALU的B数据口相连，DR2和ALU的A数据口相连。DR1和DR2各由2片74HC298（U23，U24，U21，U22）组成。U23是DR1的低4位，U24是DR1的高4位；U21是DR2的低4位，U22是DR2的高4位。当M10且LDDR11时，在T3的下降沿，DR1接收来自寄存器堆B端口的数据；当M11且LDDR11时，在T3的下降沿，DR1接收来自数据总线DBUS的数据。当M20且LDDR21时，在T3的下降沿，DR2接收来自寄存器堆A端口的数据；当M21且LDDR21时，在T3的下降沿，DR2接收来自数据总线DBUS的数据。2.运算器介绍运算器ALU由一片ispLSI1024（U47）组成，在选择端S2，S1，S0控制下，对数据A和B进行加、减、与、直通、乘五种运算，功能如下：表2.1 运算器功能表选 择操 作S2S1S0000A&B001A&A（直通）010AB011AB100A（低4位）B（低4位）进位C只在加法运算和减法运算时产生。加运算中，C表示进位；减运算中，C代表借位。加、减运算在T4的上升沿送入C寄存器保存。与、乘、直通操作不影响进位C的状态，即进位C保持不变。 当ALU-BUS1时，运算结果送往数据总线DBUS。加、减产生的进位C（借位）与控制台的C指示灯相连。2.2存储器1.双端口存储器RAM双端口存储器由一片IDT7132（U36）及少量附加控制电路组成。IDT7132是2048字节的双端口静态随机存储器，本机实际使用256字节。IDT7132两个端口可同时进行读、写操作。在本机中，左端口的数据连线数据总线DBUS，可进行读、写操作，右端口数据和指令总线INS连接，输出到指令寄存器IR，作为只读端口使用。存储器IDT7132有6个控制引脚：CEL，LRW，OEL，CER，RRW，OER。CEL，LRW，OEL控制左端口读、写操作；CER，RRW，OER控制右端口读、写操作。CEL为左端口选择引脚，低有效，为高时禁止左端口操作；LRW为高时，左端口进行读操作，LRW为低时，左端口进行写操作；OER为低时，将左端口读出的数据放到数据总线DBUS上。CER，RRW，OER控制右端口读、写操作的方式与CEL，LRW，OER控制左端口读、写操作的方式类似，不过右端口读出的数据放到指令总线上而不是数据总线上。本机设计中，OER已固定接地，RRW固定接高电平，CER由CER反相产生。当CER1时，右端口读出数据，并放到指令总线INS上；当CER0时，禁止右端口操作。左端口的OEL由LRW经反相产生，不需单独控制。当CEL0且LRW1时，左端口进行读操作；当CER0且LRW0时，在T3的上升沿开始进行写操作，将数据总线上的数据写入存储器。2.地址寄存器AR1和AR2地址寄存器AR1（U37）和AR2（U27，U28）提供双端口存储器的地址。AR1是1片GAL22V10，具有加1功能，提供双端口存储器左端口的地址。AR1从数据总线DBUS接收数据。AR1的控制信号是LDAR1和AR1-INC。当AR1-INC1时，在T4的上升沿，AR1的值加1；当LDAR11时，在T4的上升沿，将数据总线DBUS的数据打入地址寄存器AR1。AR2由2片74HC298组成，有两个数据输入端，一个来自程序计数器PC，另一个来自数据总线DBUS。AR2的控制信号是LDAR2和M3。M3选择数据来源，当M31时，选中数据总线DBUS；当M30时，选中程序计数器PC。LDAR2控制何时接收地址，当LDAR1时，在T2的下降沿将选中的数据源上的数据打入AR2。3.指令寄存器IR指令寄存器IR是1片74HC374（U20）。它的数据端从双端口存储器接收数据（指令）。当LDIR1时，在T4的上升沿将来自双端口存储器的指令打入指令寄存器IR保存。指令的操作码部分送往控制器译码，产生各种所需的控制信号。大多数情况下，指令的操作数部分应连到寄存器堆（用户自己连接），选择参与运算的寄存器。在某些情况下，指令的操作数部分也参与新的PC的计算。本实验系统设计了12条基本的机器指令，均为单字长（8位）指令。指令功能及格式如表2所示。表2中的X代表随意值；RS1-RS0指的是寄存器堆的B端口选择信号RS1，RS0，RD1，RD0指的是寄存器堆的A端口选择信号RD1-RD0，不过由于运算结果需写回，因此它也同时指WR1，WR0，用户需将它们对应连接。另一点需说明的是，为了简化运算，指令JC D中的D是一个4位的正数，用D3 D2 D1 D0表示。实验系统虽仅设计了12条基本的机器指令，但代表了计算机中常用的指令类型。必要时用户可扩充到16条指令或者重新设计指令系统。2.3数据通路总体图 图2.1 数据通路图第三章 微程序控制器设计控制器位于本实验系统的中上部，产生数据通路操作所需的控制信号。出厂时，提供了一个微程序控制器，使用户能够进行基本的计算机组成原理实验。在进行硬联线控制器实验，流水微程序控制器实验和流水硬联线控制器实验等课程设计时，用户可设计自己的控制器，部分或者全部代替出厂时提供的控制器。图5是控制器的框图。3.1控制存储器表3.1 各个结点功能INTS置中断允许标志INTE为1INTC清除中断允许标志INTELDIR（CER）为1时，允许对IR加载，此信号也可用于作为双端口存储器右端口选择CERLDPCLDR4）为1时，允许对程序计数器PC加载，此信号也可用于作为R4的加载允许信号LDR4PC-ADD为1时，进行PCD操作PC-INC为1时，进行PC1操作M4当M41时，R4从数据总线DBUS接收数据；当M40时，R4从指令寄存器IR接收数据LDIAR为1时，允许对中断地址寄存器IAR加载LDAR1（LDAR2）为1时，允许对地址寄存器AR1加载，此信号也可用于作为对地址寄存器AR2加载AR1-INC为1时，允许进行AR11操作M3当M31时，AR2从数据总线DBUS接收数据；当M30时，AR2从PC接收数据LDER为1时，允许对暂存寄存器ER加载IAR-BUS低有效，为0时将中断地址寄存器IAR送数据总线DBUSSW-BUS低有效，为0时将控制台开关SW7SW0送数据总线DBUSRS-BUS低有效，为0时将寄存器堆RF的B端口送数据总线DBUSALU-BUS为1时，将ALU中的运算结果送数据总线DBUSCEL低有效，为0时允许双端口存储器左端口进行读、写操作。LRW当LRW1且CEL0时，双端口存储器左端口进行读操作；当LRW0且CEL0时，双端口存储器左端口进行写操作WRD为1时，允许对寄存器堆RF进行写操作LDDR1（LDDR2）为1时允许对操作数寄存器DR1加载。此信号也可用于作为对操作数寄存器DR2加载M1（M2）当M11时，操作数寄存器DR1从数据总线DBUS接受数据；当M10时，操作数寄存器DR1从寄存器堆RF接收数据。此信号也可用于作为操作数寄存器DR2的数据来源选择信号S2，S1，S0选择运算器ALU的运算类型TJ暂停微程序运行NC0，NC1，NC2，NC3，NC4备用上述控制信号连同时序电路提供的时序、控制信号位于控制器的下边。3.2 微程序控制器图 图3.1 微程序控制器图3.3 控制台表3.2 控制台指令格式SWCSWBSWA工 作 方 式000PR， 启动程序001KRD，读双端口存储器010KWE，写双端口存储器011KLD，加载寄存器存器堆100KRR，读寄存器堆 控制台位于TEC-4计算机组成原理实验系统的下部，主要由若干指示灯和若干拨动开关组成，用于给数据通路置数、设置控制信号、显示各种数据使用。1SW7SW0 数据开关，直接接到数据通路部分的数据总线DBUS上，用于向数据通路中的器件置数。开关拨到上面位置时输出1，拨到下面位置时输出0。SW7是最高位，SW0是最低位。2K15K0 双位拨动开关。开关拨到上面位置时输出1，拨到下面位置时输出0。实验中用于模拟数据通路部分所需的电平控制信号。3数据指示灯D7D0 8个红色发光二极管，用于显示数据总线DBUS或者指令寄存器IR的状态。D7是最高位，D0是最低位。双位开关IR/DBUS拨到IR位置时，显示指令寄存器IR的状态；双位开关IR/DBUS拨到DBUS位置时，显示数据总线DBUS状态。4地址指示灯A7A0 8个绿色发光二极管，用于显示双端口存储器的地址寄存器内容。A7是最高位，A0是最低位。双端口存储器IDT7132有两个地址端口，地址寄存器AR1提供左端口地址A7LA0L，地址寄存器AR2提供右端口地址A7RA0R。当双位开关AR2/AR1拨到AR1位置时，显示地址寄存器AR1的内容；当双位开关AR2/AR1拨到AR2位置时，显示地址寄存器AR2的内容。5其他指示灯P3，P2，P1，P0，IE，C 六个黄色发光二极管用于显示P3，P2，P1，P0，IE，C的值。P3，P2，P1，P0是控存的微代码位，用于条件分支产生下一个微地址。C是加、减运算时产生的进位（借位）值。IE是中断允许标志。当IE1时，允许中断；当IE0时，禁止中断。6微动开关CLR，QD，INTR 这三个微动开关用于产生CLR，QD，INTR单脉冲。按一次按钮CLR，产生一个负的单脉冲CLR，对全机进行复位，使全机处于初始状态，微程序地址置为000000B。CLR到时序和控制器的连接已在印制板上实现，控制存储器和数据通路部分不使用复位信号CLR。按一次QD按钮，产生一个正的QD启动脉冲。QD和时序部分的连接已在印制板上实现。按一次INTR按钮，产生一个正的单脉冲，可用于作为中断请求信号。INTR到时序部分和微程序地址译码电路的连接已在印制板上实现。这三个单脉冲都有插孔对外输出，供用户设计自己的控制器和时序电路时使用。7单步、单拍、单指令开关DB，DP，DZDB（单步），DP（单拍），DZ（单指）是三种特殊的非连续工作方式。当DP1时，计算机处于单拍方式，按一次QD按钮，每次只执行一条微指令，发送一组时序信号T1，T2，T3，T4时序脉冲。3.4机器指令控制格式表3.3 机器指令格式 指 令 操 作 码源 操 作 数目 标 操 作 数名 称助 记 符功 能 指 令 格 式R7 R6 R5 R4R3 R2R1 R0加法ADD Rd，RsRd+Rs-Rd0 0 0 0RS1 RS0RD1 RD0减法SUB Rd，RsRd-Rs-Rd0 0 0 1RS1 RS0RD1 RD0乘法MUL Rd，RsRd*Rs-Rd0 0 1 0RS1 RS0RD1 RD0逻辑与AND Rd，RsRd&Rs-Rd0 0 1 1RS1 RS0RD1 RD0存数STA Rd，RsRd-Rs0 1 0 0RS1 RS0RD1 RD0取数LDA Rd，RsRs-Rd0 1 0 1RS1 RS0RD1 RD0无条件转移指令JMP RsRs-Pc1 0 0 0RS1 RS0X X条件转移JC D若C=1则PC+D-PC1 0 0 1D3 D2D1 D0停机STP暂停运行0 1 1 0X XX X中断返回IRET返回断点1 0 1 0X XX X开中断INTS允许中断1 0 1 1X XX X关中断INTC禁止中断1 1 0 0X XX X微程序控制器组成原理图： 微地址寄存器地址转移逻辑P字段 控制字段 OP控制存储器图3.2 微程序控制器组成原理图 第四章 机器语言程序设计4.1机器语言程序 主程序：地 址指 令机 器 代 码20HINTSB0H21HADD R1,R105H22HADD R1,R105H23HADD R1,R105H24HSUB R1,R216H25HJMP R38CH中断服务子程序：地 址指 令机 器 代 码30HADD R1,R105H31HIRETA0H32HSUB R1,R115H33HIRETA0H34HMUL R1,R226H35HIRETA0H40HAND R1,R236H41HIRETA0H42HJC D 191H43HADD R1,R105H44HIRETA0H45HJMP R38CH46HADD R1,R105H47HIRETA0H50HLDA R1,R259H51HIRETA0H 表4.1 程序代码设计结果表 4.2 程序执行过程分析根据要求，置R0=10H,R1=11H,R2=12H,R3=21H。主程序执行过程： 1.程序计数器PC从指令寄存器取出20H地址中的指令05H，PC+1，将指令译码做加法结果存入第一个R1中，结果R1=22H。 2. ADD R1,R1：同上过程结果为R1=44H。 3. ADD R1,R1：同上过程，结果为R1=88H。 4. SUB R1,R2：程序计数器PC从指令寄存器取24H地址中的指令16H，结果存入R1中，PC+1，执行结果应为 R1=76H,R2=12H。 5. JMP R3：程序计数器PC从指令寄存器取25H地址中的指令8CH，程序计数器PC+1将指令译码条件跳转操作,JMP R3,R3-PC, PC指向21H；执行地址为21H的ADD R1,R1依次循环下去。中断程序执行过程：1.ADD R1,R1，程序计数器PC从指令寄存器取30H地址中取指令05H，程序计数器PC+1，作加法运算结果22H存到R1中，接着PC取31H地址中指令A0H中断返回指令。2.AND R1,R2，程序计数器PC从指令寄存器取出40H地址对应的指令36H，PC+1，同时结果10H存到R1中，PC取41H地址的指令A0H，中断返回指令。 3.SUB R1,R1，程序计数器PC从指令寄存器取32H地址中取指令15H，程序计数器PC+1，作减法运算结果00H存到R1中，接着PC取33H地址中指令A0H中断返回指令。4.MUL R1,R2，程序计数器PC从指令寄存器取34H地址中取指令26H，程序计数器PC+1，作乘法运算结果79H存到R1中，接着PC取35H地址中指令A0H中断返回指令，继续运行主程序。5.JC D 1，如果有进位C=1，则PC+D-PC，D的地址加上PC取的地址为所要运算内容的地址。例如D=03，PC取42H，有效地址是45H，则执行地址为45H的指令。如果C=0，则顺序执行下面的程序PC+1，结果22H存到R1中，PC+1取44H地址中的指令中断返回，继续运行当位置的主程序。6.JMP R3，令R3=30H将R3中的内容变为PC所指向的地址，则执行30H地址的指令结果22H存到R1中，PC+1，中断返回。7.LDA R1,R2，把R2=55H的内容作为R1的地址，以其地址找到55H所对应的内容（设55H对应的内容66H），将66H存到R1中。第五章 指令流程测试与调试5.1连线 1.时序发生器的输入TJI接控制存储器的输入TJ。控制器的输入C接运算器的ALU的C 。控制器的输入IR7,IR6,IR5,IR4依次指令寄存器的IR的输出IR7,IR6,IR5,IR4。共6条线。 2.控制器的输出LDIR(CE),LDPC(LDR4),PC-ADD,PCINC,M4,LDIAR,LDAR1(LDAR2),AR1-INC,M3,LDER,IARBUS#,SWBUS#,RSBUS#,ALUBUS#,CEL#,LRW,WRD,LDDR1(LDDR2),M1(M2),S2,S1,S0依次与数据通路的对应信号连接。共32条线。3.令寄存器IR的输出IRO接双端口寄存器堆的RDO,WRO,IR1接RD1,WR1,IR2接RS0,IR3接RS1。共 6条线。合上电源，按CLR#按钮，使试验系统处于初始状态。5.2执行过程一，设置通用寄存器R1、R2的值在本操作中，我们使R1=21H ，R2=10H 1.令DP=0，DB=0，DZ=0，使实验系统处于连续运行状态。令SWB=1、SWA=1，使实验系统处于寄存器加载工作方式KLD。按CLR#按钮，使实验系统处于初始状态。 2在SW7SW0上设置一个存储器地址，该存储器地址供设置通用寄存器使用。将该地址设置为0FFH。按依次QD按钮，将0FFH写入AR0和AR1。 3在SW7SW0上设置01H，作为通用寄存器R1的寄存器号。按一次QD按钮，则将01H写入IR。 4在SW7SW0设置21H，按一次QD按钮，将21H写入IR指定的R1寄存器。 5在SW7SW0设置02H，作为通用寄存器R2的寄存器号。按一次QD按钮，则将02H写入IR。 6在SW7SW0设置10H，作为R2的值。按一次QD按钮，将10H写入IR指定的R2寄存器。 7设置R1、R2结束，按CLR#按钮，使实验系统恢复到初始状态。5.2存程序机器代码1.令DP=0 DB=0 DZ=0 使实验系统处于连续运行状态。令SEB=1 SWA=0，使实验系统处于写双端口存储器工作方式KWE，按CLR#按钮，使实验系统处于初始状态。2.在SW7SW0上设置10H，按一次QD按钮，则将10H写入AR1。3.在SW7SW0上设置01H，按一次QD按钮，则将01H写入存储器10H单元。4.按CLR#按钮，使实验系统恢复初始状态。5.在SW7SW0上设置20H，按一次QD按钮，则将20H写入AR16. 在SW7SW0上设置0B0H，按一次QD按钮，则将0B0H写入存储器20H单元。AR1自动加1，变为21H。7. 在SW7SW0上设置58H，按一次QD按钮，则将58H写入存储器21H单元。AR1自动加1，变为22H。8.重复进行下去，一直到将84H写入存储器29H单元。按CLR#按钮，使试验系统恢复到初始状态。9. 在SW7SW0上设置0A0H，按一次QD按钮，则将0A0H写入存储器AR1.10.在SW7SW0上设置30H，按一次QD按钮，则将30H写入存储器0A0H单元.11.在SW7SW0上设置0A0H，按一次QD按钮，则将0A0H写入存储器0A1H单元.12.按CLR#按钮，使实验系统恢复到初始状态。5.3执行程序与验证结果 1.令DP=0 DB=0 DZ=0 使实验系统处于连续运行状态。 2.置SW7-SW0为20H，作为程序启动地址。按QD按钮，启动程序从20H地址运行。 3.按INTR按钮，发出一个INTR中断脉冲，请求中断。中断后硬件自动将中断地址存入中断地址寄存器IAR。微程序地址为25H。 4.置SW7-SW0为0AOH，这是中断程序的入口地址。将DP由置0改为置1.按一次QD按钮，将0A0H送入程序计数器PC。微程序地址应为26H。 5.按一次QD按钮，进行取指微操作。微程序地址应为05H。 6.按一次QD按钮，进行置数微操作，微程序地址为13H。 7.按一次QD按钮，进行R0&R0操作，只是问程序地址应为38H。观察DBUS总线的值，即为R0的值。 8. 按一