数字电子钟的设计.doc

课程设计报告课程名称：数字电子技术设计题目：数字电子钟的设计院 系：电子电气工程系 班 级：08级自动化设计学生：刘红彦学 号：200895034007指导教师：姜红红（课程设计时间） 2010-6-27 课程设计任务书：数字电子钟的设计一设计任务用中小规模的集成电路设计一个能显示时,分秒的数字时钟。二基本要求1.时钟功能：采用LED数码管显示累计时间；2.校时功能：能准确的快速的校准时、分、秒功能；3.整点报时：要求整点前鸣叫。三设计要点1.设计一个精确的秒脉冲产生电路；2.设计60进制、24进制的计数器；3.设计简单的校时电路。目录一.设计目的.二.设计任务三.设计思想四.实验器材.五数字电子钟的控制原理.（1）“秒脉冲信号发生器”的设计.（2）计时器的设计 .（3）显示器 .（4）计数及译码显示六 设计总结.七参考文献及资料及图.一 设计目的1、巩固和加深学生对模拟电子技术，数字逻辑电路等课程基本知识的理解，综合运用课程中所学到的理论知识去独立完成一个实际课题。 2、根据课程需要，通过查阅手册和文献资料，培养学生独立分析和解决实际问题的能力。3、通过电路方案的分析、论证和比较，设计计算和选用元气件，通过电路组装，调试和检测环节，掌握电路的分析方法和设计方法。4、熟用常用电子元气件的类型和特性，并掌握合理选用原则。5. 通过对数字钟的设计，学会综合应用所学的电子技术知识进行电子产品的计，并在设计、制造和调试过程中初步掌握电子产品的生产工艺流程和相关技能。 对所学知识有更近一步的理解，更培养动手的能力，使得知识和实践相结合。 二 设计任务用中小规模的集成电路设计一个能显示时,分秒的数字时钟。并且要求整点前鸣叫。画出框图和逻辑电路图，写出设计额、和实验的总结。三 设计思想通过555集成定时器来产生频率为1Hz的脉冲信号使得计数器进行计数，将计数器所输出的数据传送给译码器，使译码器来驱动七段数码管显示结果。用门电路来获取信号的位置。显 示 器显 示 器显 示 器译码器译码器译码器24进制时计数器60进制分计数器60进制秒计数器555定时器生电路四 实验器材（1）555定时器 （2）74LS161a（6片）（3）74Ls48（6片） （4）74F00 （10片）（5）4511共阴极七段数码显示(6片) （6）导线及电阻（若干） （7）扬声器一个 （8）74F10（1片）五数字电子钟的控制原理84562731555+VCCuoR1R2CC1+uC（1） “秒脉冲信号发生器”的设计。振荡器是数字钟的核心部分。振荡器的稳定性及频率的精确度决定了数字钟计时的准确程度，一般来说555产生出来的秒脉冲不太稳定，但是由于某种原因，本实验采用555定时器。其中要求R1、 R2为100K的电阻 C1为4.7mF、C2为0.01mF的电容，Vcc为+5V电源,GND接地。 （2）计时器的设计 众所周知，秒、分、时分别为六十、六十、二十四进制(十二进制亦可)计数器那么“秒”和“分”计数器用两块十进制计数器级连来实现，它们的个位为十进制，十位为六进制，这样，符合人们通常计秒数的习惯。“时”计数也用两个十进制集成块，只是做成二十四进制，上述计数器均可用反馈清零法来实现。时间计数单元有时计数、分计数、秒计数和星期计数等几个部分。时计数单元一般为24进制计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD74ls161的片图 功能表1异步清零，Cr=0，立即清零，与CP无关。同步预置。LD=0，Cr=1,在置数输入端A ,B, C, D预置某个数据。在CP上升时刻，才将ABCD的数据送入计数器，因此预置数时必须在CP作用下进行。 保持。LD=Cr=1，只要控制端P，T中有低电平，就使每级触发器J=K=0，处于维持。 计数。LD=Cr=P=T=1，电路按自然二进制数序列转换，即由00000001. 1111。用74LS161的同步与之段构成十进制计数器，选择前10个状态，后6个状态无效。当计数器N=9，计数器输出QDQCQBQA=1001，经过与非门反馈给同步预置端，使LD=0，再来一个CP，计数器将DBCA=0000的数预置计数器。用相同的方法构成六进制计数器，选前6个状态。秒：用两个74ls161片子级联成六十位数60=10*6 ，当秒的各位是1001是产生进位信号并且进行该位置零，当秒的十位为0101是产生分位信号并且对改为进行置零信号。分：分钟同理秒钟的设计。时：用两个74ls161片子级联成24位数24=2*10+4，地位为0011 且 高位为0010是产生置零时计数器 当“时”十位的QDQCBA为0000时，“时”的个位计数单元是十进制计数器，当他的QDQCQBQA到1001时，通过与非门使得个位74LS161上的清零端为0，则计数器的输出直接置零，从0000有开始。当十位的QDQCQBQA为0010时，且低位为0100时 ，通过与非门使得该74LS161的清零端为0，即当个位计数单元的QDQCQBQA为0100时，就要又从0000开始计数。这样就实现了“时”24进制的计数。其中当秒钟的高位片子产生置零信号时向分钟的片子的地位产生脉冲。用两个与非门实现。（3）显示器 我用的是七段发光二极管来显示译码器输出数字，显示器用两种，共阳极和共阴极显示器。4511对应的是共阴极显示器。六总结通过此次课程设计，总体来说，收获颇丰，无论是在培养自己的实验动手能力还是培养自己的性情方面。在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法.在连接六进制,十进制,六十进制的进位及二十四进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了.在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的,因此仿真图和电路连接图还是有一定区别的，所以在连接线路是就要求非常认真，要清楚了解各个连接点之间的关系，这样才能在实际焊接过程中得心应手，取得事半功倍的效果.在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的焊点所引起的.在焊接过程中，组员间配合的非常好，进度相当快，虽然在其中几个焊接中遇到几点非常困难的地方，但是还是被我们解决了，这就是团队的力量。在开始的设计和最后的调试过程是漫长的，有时我们为了一个问题要找很长时间，甚至要熬夜、顾不上吃饭等，我们