数字电子技术基础 第10章 VHDL习题.pdf

课件主编 徐课件主编 徐课件主编 徐课件主编 徐 梁梁梁梁 习题解习题解 数数 字字 电电 子子 技技 术术 基基 础础 第第1010章章VHDL VHDL 习题习题 键盘程序键盘程序 数字钟数字钟 交通灯交通灯 频率计频率计 作业 作业 第第1题题 第第2题题 第第3题题 第第4题题 第第5题题 第第6题题 第第7题题 第第8题题 第第9题题 第第10题题 考虑键盘编码器 完成考虑键盘编码器 完成10 1 10 5题 题 10 1 假设键假设键6被按下 并保持到被按下 并保持到DAV 1 1 环形计数器的值是什么环形计数器的值是什么 2 行译码器的译码值是什么行译码器的译码值是什么 3 在在D 3 0 线上的二进制数是什么线上的二进制数是什么 解解 键键6 0110 处于处于01行行10列因此列因此 1 环形计数器的值是环形计数器的值是1101 2 行译码器的译码值是行译码器的译码值是01 3 在在D 3 0 线上的二进制数是线上的二进制数是0110 CDEF 89AB 4567 0123 D3 R3 102 R2 R1 R0 112 D2 012 002 D1 C3 102 C2 C1 C0 112 D0 012 002 行编码器 二进制行数 二进制列数 列编码器 行扫描时序图 此键按下 行编码器 二进制行数 二进制列数 列编码器 行扫描时序图 此键按下 910011001 10 2 当没有键按下时 当没有键按下时 c 3 0 的值是什么的值是什么 答答 当没有键按下时当没有键按下时 c 3 0 的值为的值为1111 10 3 当有人按下键当有人按下键7时 假设环形计数器的状态是时 假设环形计数器的状态是 0111 环形计数器的下一个状态是什么 环形计数器的下一个状态是什么 解解 键键7处在处在01行行11列列 不影响环型计数器的计数不影响环型计数器的计数 所以下一状 态是 所以下一状 态是1110 CDEF 89AB 4567 0123 D3 R3 102 R2 R1 R0 112 D2 012 002 D1 C3 102 C2 C1 C0 112 D0 012 002 行编码器 二进制行数 二进制列数 列编码器 行扫描时序图 此键按下 行编码器 二进制行数 二进制列数 列编码器 行扫描时序图 此键按下 910011001 1110 0111 10 4 参见程序参见程序10 1和图和图10 3 试分析当键 试分析当键8和键和键4同 时被按下时 键盘编码器的输出数据如何 同 时被按下时 键盘编码器的输出数据如何 解解 键键8处于处于10行行00列列 键键4处于处于01行行00列列 如果键如果键10行先被扫 描到 行先被扫 描到 键盘编码器输出键盘编码器输出1000 否则否则01行先被扫描则输出行先被扫描则输出 0100 CDEF 89AB 4567 0123 D3 R3 102 R2 R1 R0 112 D2 012 002 D1 C3 102 C2 C1 C0 112 D0 012 002 行编码器 二进制行数 二进制列数 列编码器 行扫描时序图 此键按下 行编码器 二进制行数 二进制列数 列编码器 行扫描时序图 此键按下 910011001 xx00 10 5 如果你想把键盘的数据锁存在如果你想把键盘的数据锁存在74174寄存器 中 应该把来自键盘的那个信号连接到寄存器的 时钟输入端 寄存器 中 应该把来自键盘的那个信号连接到寄存器的 时钟输入端 画出电路图 画出电路图 解解 应该把三态使能端即应该把三态使能端即Freeze和和oe所通过的与门的输出端 连接到寄存器的时钟输出端 所通过的与门的输出端 连接到寄存器的时钟输出端 Q ELSIF ones 9 AND tens 0 THEN 等于等于9变为变为10 ones 0 tens 1 ELSIF ones 1 AND tens 1 THEN 小于小于11时个位 加 时个位 加1 ones ones 1 ELSIF ones 1 AND tens 1 THEN 等于等于11变为变为0 ones 0 tens tens 1 am pm pm NOT pm 上下午交换上下午交换 下午取反下午取反 END IF END IF END IF hr ones ones hr tens 0 THEN 大于大于0时个位减时个位减1 ones ones 1 ELSIF ones 0 AND tens 0 THEN 等于等于0变为变为9 ones 0 tens tens 1 十位减十位减1 ELSE ones newones 由主控系统给出的倒计时初值由主控系统给出的倒计时初值 tens newtens END IF END IF END IF hr ones ones hr tens tens 10 9 在定周期交通信号灯控制系统中 若基准频率信号不是采用由在定周期交通信号灯控制系统中 若基准频率信号不是采用由50Hz 的交流电源得到的信号 而是由一石英晶体振荡器产生的交流电源得到的信号 而是由一石英晶体振荡器产生2MHz的方波 信号 试用 的方波 信号 试用VHDL语言设计预分频模块 语言设计预分频模块 LIBRARY ieee USE ieee std logic 1164 all ENTITY counter 20M IS PORT clk in IN STD LOGIC f10 out f1 out OUT STD LOGIC END counter 20M ARCHITECTURE example31 OF counter 20M IS SIGNAL cascade wire ena1 STD LOGIC COMPONENT counter 10 十进制计数器模块十进制计数器模块 PORT clock enable IN STD LOGIC tc OUT STD LOGIC END COMPONENT COMPONENT counter 2M 2M进制计数器模块进制计数器模块 PORT clock enable IN STD LOGIC tc OUT STD LOGIC END COMPONENT BEGIN ena1 clk in enable ena1 tc cascade wire u2 counter 10 PORT MAP clock clk in enable cascade wire tc f1 out f10 out cascade wire END example31 10 10 采用层次化的设计方法 设计一个简易数字频率计 设被测信号的频率范围为 采用层次化的设计方法 设计一个简易数字频率计 设被测信号的频率范围为1Hz 100kHz 要求用四位七段 数码管和适当的单位指示来显示被测频率值 要求用四位七段 数码管和适当的单位指示来显示被测频率值 用用VHDL设计设计4位同步二进制加法计数器 输入为时钟端位同步二进制加法计数器 输入为时钟端 CLK和异步清除端和异步清除端CLR 进位输出端为 进位输出端为C 参考文献参考文献 参考文献参考文献 1 阎石主编阎石主编 数字电子技术基础数字电子技术基础 第第4版版 北京北京 高等教育出版社高等教育出版社 1999 2 康华光主编康华光主编 电子技术基础电子技术基础 数字部分数字部分 第第4版版 北京北京 高等教育出版社高等教育出版社 2000 3 张克农主编张克农主编 数字电子技术基础数字电子技术基础 北京北京 高等教育出版社高等教育出版社 2003 4 数字系统原理与应用数字系统原理与应用 林涛林涛 梁宝娟梁宝娟 杨照辉杨照辉 肖梅译肖梅译 北京北京 电子工业出版社电子工业出版社 2005 5 杨颂华杨颂华 冯毛官冯毛官 孙万蓉孙万蓉 胡立山编著胡立山编著 数字电子技术基础数字电子技术基础 西安西安 西安电子科技大 学出版 西安电子科技大 学出版 社社 2000 6 李哲英主编李哲英主编 电子技术及其应用基础电子技术及其应用基础 北京北京 高等教育出版社高等教育出版社 2003 7 金西编著金西编著 VHDL与复杂数字系统设计与复杂数字系统设计 西安西安 西安电子科技大学出版社西安电子科技大学出版社 2003 8 潘松潘松 黄继业编著黄继业编著 EDA实用教程实用教程 北京北京 科学出版社科学出版社 2002 9 王永军主编王永军主编 数字逻辑与数字系