《数字逻辑(技术)》考试复习2007_教 版.doc

数字逻辑技术期末考试复习指导性资料（特别说明：仅供老师总复习课使用，不提供给学生电子版和复印件）教材：王毓银主编 数字电路逻辑设计（第二版）2005年12月2007-3-6第 1 章 绪论1、数字信号、模拟信号的定义与两者的区别。2、十进制、二进制、八进制、十六进制数的相互转换。总结1：将十进制转换为R进制方法。示例：P5例14：把十进制53转换为二进制和八进制。总结2：2k进制之间的转换方法。示例：P6：将二进制数110101.011000111转换为八进制和十六进制。3、常用的BCD代码（p7 表131）。示例：P9：把十进制863转换为8421BCD码。4、算术运算、逻辑运算的定义与两者的区别。总结：本书采用正逻辑系统，即用“1”表示高电平，用“0”表示低电平。第 2 章 逻辑代数基础1、掌握逻辑函数与、或、非基本运算及常用复合逻辑运算（与非、或非、与或非、异或）。 教材p15图214 与、或、非逻辑符号的识别。 p17图215 复合逻辑符号：与非、或非、与或非、异或、同或逻辑符号的识别。示例：W211：写出下列逻辑运算结果：（1）1111=其中“1”的个数为偶数（2）1111=其中“1”的个数为奇数（3）1111=其中“1”的个数为偶数（4）1111=其中“1”的个数为奇数 教材p15公式（211） p20公式（2120）的理解、运用。 教材p14表214 p19表2111的理解、运用。2、掌握逻辑函数的几种表示方法（真值表、逻辑函数、逻辑电路图、卡诺图、波形图、VHDL）及相互之间转换。何种表示方法是唯一的？总结：真值表、卡诺图和波形图是唯一的。3、掌握最小项及最小项逻辑表达式概念（p28p30）的理解、运用。逻辑函数的标准形式、何种函数式是唯一的？总结1：最小项和最大项概念。（p28p31）示例：已知、，问哪些属于属于最小项，哪些属于最大项？总结2：在逻辑函数真值表确定后，最小项表达式和最大项表达式是唯一的。总结3：求最小项表达式的方法。示例：P30例26：将展开为最小项表达式。4、了解逻辑函数基本规则（p25-p27）。 代入规则 反演规则示例：P26例24：已知函数，利用反演规则求。 对偶规则示例：P26例24：已知函数，利用对偶规则求F*。 由函数最小项表达式出发，会求其反函数最小项表达式及其对偶函数最小项表达式（p144例43）。5、掌握常用逻辑公式及逻辑函数公式化简方法。P32-34 教材p24公式（2125）p25（2140）。（说明：公式2136和36除外）。6、掌握卡诺图概念及逻辑函数卡诺图化简方法（四变量及以下，包括含无关项的函数）（p34-p44）。7、掌握逻辑表达式五种表达形式及相互转换（与或式、或与式、与非与非式、或非或非式、与或非式；见p140例41所示方法）。由给定函数式推导出它的五种表达形式函数式的方法，会画出相应的逻辑电路图，且当给定输入波形时，会画出输出信号的波形图。由给定函数的真值表推导出它的五种表达形式函数式的方法，会画出相应的逻辑电路图和波形图。示例：P141：已知表421真值表，求（1）最简与或式；（2）与非与非式；（3）画与非结构逻辑电路；（4）根据输入波形画输出F的波形。第 3 章 集成逻辑门1、掌握TTL与非门主要外部特性及特性参数物理意义（电压传输特性、输入特性、输出特性、输入端接地电阻对工作状态的影响）、主要参数（典型逻辑电平VOH（3V）、V0L（0.35V）、VIH（3V）、VIL（0.35V）、开门电平Von、关门电平Voff、阈值电压Vth（1.4V）、拉电流IOH（max）、灌电流IOL（max）、上拉电阻、扇出系数N0、传输时间tPHL、tPLH、tpd等）。2、掌握TTL OC门和三态输出门特性，给定电路及输入波形，会判断电路能否工作，会写出电路函数式、会画输出工作波形。为实现驱动大电流负载应选用OC门（更确切地讲：选用OC门中的Buffer缓冲器）。总结1：（1）TTL OC门逻辑符号及特性；（2）TTL三态门逻辑符号及特性。总结2：TTL OC门典型应用：（1）实现“线与”逻辑；（2）驱动高电压、大电路负载。总结3：TTL三态门典型应用：（1）总线结构；（2）数据双向传输。3、掌握CMOS反相器主要特性（电压传输特性、输入特性、输出特性、电源特性、输入端接地电阻的特点）；典型逻辑电平VH（=VDD）、VL（=0 V）、阈值电压Vth（0.5VDD）.4、掌握CMOS OD门、三态输出门和传输门特性。给定电路及输入波形，会判断电路能否工作，会写出电路函数式、会画输出工作波形。总结：（1）CMOS OD门逻辑符号及特性；（2）CMOS三态门逻辑符号及特性；（3）CMOS传输门逻辑符号及特性。5、掌握TTL和CMOS器件特性及使用方法。给定电路及输入波形，会判断电路能否工作，会写出电路函数式、会画输出工作波形。示例：补充题B31：试说明能否将与非门、或非门、异或门当做非门使用？如果可以，各输入端应如何连接？示例：补充题B 33：（1）若器件为TTL时的输出信号的逻辑表达式；（2）若器件为CMOS时的输出信号的逻辑表达式。示例：补充题B34：（1）若器件为TTL时是否能正常工作，写出能正常工作电路的输出信号的逻辑表达式。（2）若器件为CMOS时是否能正常工作，写出能正常工作电路的输出信号的逻辑表达式。第 4 章 组合逻辑电路1、组合逻辑电路的概念及特点；掌握由小规模数字集成器件构成的组合逻辑电路的分析方法。给定电路及输入波形，会判断电路能否工作，会写出电路函数式、会画输出工作波形。2、掌握由小规模数字集成器件设计组合逻辑电路的方法。给定函数表达式设计出组合逻辑电路（又分为：变换为与或式、与非-与非式，只含原变量式等）当给定输入、输出的波形图，会列出真值表，写出函数式、并设计实现它的组合逻辑电路。示例：P140例41。3、掌握常用编码器、译码器、数值比较器、数据选择器和奇偶产生/校验电路中规模数字集成器件完成的逻辑功能。4、理解8421BCD编码、余3码、余3循环码（P8表132），会正确使用这些编码。5、掌握3线8线译码器和8选1数据选择器逻辑功能表和输出逻辑表达式。教材p124图4114（3线8线译码器符号）、表416（3线8线译码器真值表）。教材p136图4129（双4选1符号）、表4111（双4选1真值表）。教材p136图4130（8选1符号）、表4112（8选1真值表）。6、由中规模数字集成器件设计组合逻辑电路分析方法（包括多片级联使用）。掌握教材p119图414全加器扩展使用。掌握全加器用于码制变换的读图分析（P155图4225）示例：已知图4225，试分析电路输入、输出逻辑关系。*理解教材p122图4110 优先编码器扩展使用。掌握教材p124图4113、p126图4116和p130图4121译码器扩展使用。片选端会正确联线。示例：已知组合逻辑电路如p154图4224所示，试（1）说明片选端正确连接；（2）写出输出逻辑表达式F1；（3）画输出F1的波形。(按：)理解教材p134图4126数值比较器扩展使用。示例：已知4位数值比较器电路如图所示，试分析（1）当B3B2B1B01000时，各输出端输出；（2）当B3B2B1B00111时，各输出端输出。掌握教材p137图4131数据选择器扩展使用。片选端会正确联线。示例：已知p151图4220，试（1）说明片选端正确连接；（2）写出输出逻辑表达式F；*理解教材p139图4134奇偶校验系统。7、掌握由中规模数字集成器件设计组合逻辑电路方法（限定器件类型为译码器和数据选择器，包括2片级联使用）。示例：P147例45。示例：补充题B46：用8选1数据选择器（74LS151）设计一个组合逻辑电路。示例：P153例49。第 5 章 集成触发器1、了解基本触发器工作原理。2、掌握RS、D、JK、T触发器的逻辑符号含义、状态转移表、特性方程。3、掌握集成D触发器和集成JK触发器特性（异步置“0”端、异步置“1”端、上升沿触发、下降沿触发）。根据给定的触发器电路及输入信号波形，会画集成边沿D触发器或集成边沿JK触发器输出端波形。教材p193图543 集成D触发器逻辑符号和p189图536集成JK触发器逻辑符号。教材p193表541上升沿 D触发器功能表和p195表542 下降沿JK触发器功能表。总结：（1）4种钟控触发器：RS、D、JK、T触发器；（2）钟控触发器触发3种触发方式：电位、主从和边沿。示例：已知p204图P55（a），试求（1）触发器驱动方程；（2）触发器驱状态转移方程。第 6 章 时序逻辑电路1、时序电路的概念及特点；了解时序逻辑电路与组合逻辑电路的区别。掌握时序逻辑函数的表示方法（状态转移真值表、状态方程、驱动方程、时钟方程、输出方程、逻辑电路图、次态卡诺图、状态转移图、时序波形图）。理解同步时序电路和异步时序电路的概念及特点。总结：（1）时序逻辑电路与组合逻辑电路的区别；（2）常用组合逻辑电路：全加器、编码器、译码器、数值比较器、数据选择器和奇偶产生/校验器；（3）常用时序逻辑电路：触发器、寄存器、移位寄存器和计数器。2、掌握由小规模时序集成器件触发器构成同步时序逻辑电路的分析方法，并判断自启动特性（分析3个触发器的电路）。示例：P226：（1）分析图6219 8421BCD计数器；（2）设初始状态为0000，则当第5个计数时钟后，求计数器输出状态；（3）设初始状态为0000，则当第10个计数时钟后，求计数器输出状态。（4）若输入CP为10 kHz，则输出进位信号的频率为多少Hz。3、掌握由小规模时序集成器件构成同步时序逻辑电路的设计方法（包含具有自启动特性，状态编码给定）。示例：P246例66。4、掌握寄存器和移位寄存器逻辑功能，了解寄存器和移位寄存器典型应用。根据p221表624移位寄存器74195功能表，分析p222图6215和p223图6216。会分析p263图6327由74195构成的环形计数器，写出其状态转移表。示例：已知图6327，试列状态转移表。会分析p264例612 图6328由74195构成的移存型计数器，写出其状态转移表。会分析p265图6329由74195为主构成的移存型程控计数分频器，写出其状态转移表。5、掌握中规模数字集成器件74160、74161、74290逻辑功能及器件使用方法。能根据74160、74161功能表（教材p229表629）和逻辑符号分析或设计时序逻辑电路。能根据74290功能表（教材p236表6214）和逻辑符号分析或设计时序逻辑电路。6、掌握常用中规模数字集成器件构成时序逻辑电路的分析方法。异步清0法构成的任意进制时序逻辑电路的分析。示例：已知p258图6320（不包括G2和G3逻辑门），试（1）画状态转移图；（2）说明为几进制计数器；（3）设输入CP为方波，画计数器输出波形。同步置数法构成的任意进制时序逻辑电路的分析。示例：已知p261图6324，试（1）画状态转移图；（2）说明为几进制计数器；（3）设输入CP为方波，画计数器输出波形。多片级联时的任意进制时序逻辑电路的分析。综合分析题：M控制的可变模计数器的分析。示例：已知p287图P615，试（1）画状态转移图；（2）说明为几进制计数器。综合分析题：程控计数分频器的分析。示例：补充题B65，已知程控计数分频器如图所示，试（1）画计数器状态转移图；（2）说明计数器为几进制计数器。7、掌握中规模数字集成器件74160、74161设计任意进制计数器方法（100进制或256进制以内）。异步清0法设计任意进制时序逻辑电路。同步置数法设计任意进制时序逻辑电路。综合题：M控制的计数器设计。示例：用74161和逻辑门实现实现：当M = 0时，模12计数；当M = 1时，模6计数。综合题：时序电路和组合电路级联的电路的分析题，例如：1）*2个触发器的时序电路 + 4选1电路的分析及由已知波画输出波。2）*3个触发器的时序电路 + 74138译码电路的分析及由已知波画输出波。3）74161计数分频1 + 74153选择器+74161计数分频2（见补充题66）。4）74138 + 74161的电路分析（见补充题B65）。5）74161构成模8计数器，级连74138后构成顺序脉冲发生器，再加与非门，构成序列信号发生器。示例：已知序列信号发生器如图所示，试（1）画74161计数器状态转移图；（2）写序列信号发生器输出表达式；（3）当输入为CP为方波时，画序列信号发生器输出波形。8、异步时序逻辑电路的分析（限3个触发器构成的异步时序电路的分析，此类题归入综合题的范畴）。第 7 、8、10章 其他数字电路*1、* 简述半导体存储器主要分类和技术指