（计算机应用技术专业论文）高速低功耗双端口cmos+sram的设计.pdf

摘要 摘要 随着1 9 4 7 年晶体管在1 3 e 1 1 实验室的发明，微电子技术发展异常迅速，目前已进入 超大规模集成电路时代。在我国，作为信息产业基础的微电子技术，在生产和科研方面 的速度已大大加快，已深入渗透到经济、生活的方方面面。从移动电话、图像处理、语 音处理合成、电脑到数码相机等数字化产品，无不留有微电子技术的痕迹。静态存储器 ( s r a m ) ，作为数字化大家庭中的一员，近年来得到了长足的发展。它作为半导体存储 器中不可缺的一类产品，在计算机，通信等高速速据交换系统中得到了广泛的应用。据 资料显示，目前存储器市场要占整个半导体市场的3 5 ，而静态存储器则占各种存储器 总额的1 5 左右，并且随着技术的改进和工艺的进步，每年以1 0 的速度递增。因此 静态随机存储器作为l c 领域中极为重要的一部分，对其进行长期不懈的研究开发具有 深远的意义。 双端口静态存储器，它采用两套独立的地址、数据和控制总线，同时允许两个独立 的实体( 如两个处理器) 对其进行存取，与单端口的存储器相比，双端口存储器的存取 效率提高一倍。静态存储器的存取速度由地址输入到数据输出的关键路径决定。其中包 括地址缓冲、译码器、存储单元、灵敏放大器和输出缓冲电路。其中存储单元是存储器 的核心部分，结构相对固定，其性能往往由现有的工艺水平决定。所以在静态存储器的 设计过程中，更多的是注重对译码器、灵敏放大器等外围电路的优化来提高存储器的性 能。 本文设计了一款l m ( 1 2 8 k 8 b i t ) 的双端口存储器，文中介绍了双端口存储器的 结构和工作原理，重点描述了双端口存储器的仲裁控制电路，详细讨论了存储单元，灵 敏放大器，译码器的设计。分析了影响存储器的速度和功耗的原因，并提出了相应的优 化措施，力求通过对外围电路结构的改进而使整个存储器的性能得到改善。在0 5 u m 的 c m o s 标准工艺条件下，系统通过h s p i c e 和h s i m 进行模拟，仿真结果显示：在典型的 工作条件下( v d d = 5 v ，t = 2 5 ) ，数据存取时间小于1 5 n s ，存储器的典型的动态功 耗为1 5 0 m a ，静态功耗为5 0 m a ，各项设计参数都到达预期的目标。因此在同等的工艺 条件下，该存储器具有高速，低功耗的特点，对今后的存储器研究开发具有一定的借鉴 作用。 本文分为五章，第一章介绍了存储器的发展和存储器的系统结构；第二章讲述译码 器的设计和优化；第三章为灵敏放大器的设计；第四章给出了存储单元的设计过程；第 五章讨论了双口存储器的仲裁控制电路，最后部分为展望与总结。 关键词：静态存储器存储单元灵敏放大器译码器 江南大学硕士学位沦文 a b s t r a c t a st h ef i r s tt r a n s i s t o rw a si n v e n t e da tb e l l l a b o r a t o r y m1 9 4 7 ，m j c r o e l e c t r o n j c s t e c h n o l o g yh a sg o t t e nar a p i di m p f o v e m e n t a tp f e s e n t ，t h ec i r c u i t sh a se n t e r e dt h ev a r yl a 唱e s c a l ei n t e 肿t ec e n t u r y m j c m e l e c t m n i c st e c h n o l o g y ， a st h eb a s eo ft h ei n f 0 加a t j o n j n d u s t r y ，i sd e v e l o p i n gr a p i d l yi no u rc o u n t r y t b d a ym i c r o e l e c t r o n i c sh a sp e n e t r a t e di n t os o c i a l e c o n o m ya n dp e o p l e sl i v e q u a n t i t j e so fd i 舀t a lp r o d u c t s ，s u c ha sm o b i l ep h o n e ，i m a g ep r o c e s s ， p h o n e t i cs y n t h e s i z e ，c o m p u t e ra n dd i 舀t a lc a m e r a ，a r er e l a t e dw i t hm i c r o e l e c t m n i c st e c h n o l o g y t _ l l es t a t j cr a n d o ma c e s sm e m o r y ( s r a m ) ，a so n em e m b e ro ft h ed i 百t a lp r o d u c t s ，h a sm a d ea m i g l l t ya d v a n c e n es r a mh a sb e e nw i d e l ya p p l i e da tc o m p u t e r ，c o m m u n i c a t i o n 卸dh j g l l s p e e dd a t ae x c h a n g es y s t e m i ti ss a i dt h em e m o r y s h a i st h e3 5 o ft h ew h o l es e m i c o n d u c t o r m a r k e t ，a n dt h es r a mi s1 5 o fl h es e m i c o n d u d o rm e m o r ys a l e f u n h e rm o r e ，t h es r a m m a r k e ti si n c r e a s i n ga tt h er a t eo f1 0 e a c hy e a l h e n c et h es t u d yo f t h es r a m ，w h i c hi sa s t h ei m p o r t a n tp a ni cf i e l d ，i ss i g n i f j c a n t d u a lp o r ts t a t i cm e m o r yu s e st w og r o u p si n d e p e n d e n ta d d r e s s ，d a t aa n dc o n t r o lb u s ，i t a l l o w sd i f f e r e n te n t i t i e s ( s u c ha sc p u ) a o c e s s h e n c et h ea c c e s sr a t eo ft h ed u a lp o nm e m o r yi s 2t i m e so ft h es i n 舀ep o nm e m o r y t h ea c c e s sr a t eo ft h em e m o r yi sd e t e 瑚i n e db yc 八l d a l p a t hw h i c hj sb e t w e e nd a t ai n p u ta n dd a t ao u t p u t t 1 l ec r u c j a lp a t hj n c l u d e sa d d r e s sb u 色r ， d e c o d e r ，m e m o r yu n i t ，s e n s ea m p l i f i e ra n do u t p u tb u f ：f e lt h em e m o r yu n i ti st h ec o r co ft h e m e m o r y ，w h o s es t 兀l d u r ei sr e l a t i v e l yf i x e d ，a n dw h o s ep e r f o m a n c ei s d e t e m l i n e db yt h e c u 丌e n tp 眦e s s s op e o p l ep a ym o r ea t t e n t i o nt ot h ep e r i p h e r i cc i r c i i i t s ( s u c ha sd e d e ra n d s e n s ea m p l i f i e r ) o ft h em e m o r yw h e nt h e yd e s i g nl h es r a m al 【i n do f1 m ( 1 2 8 k 8 b i t ) d u a lp o r ts t a t i c 功n d o mm e m o r yi sd e s i g n e di nt h ea n i c l e t 1 l e s t n l c t u i a n dp r i n c i p l eo ft h ed u a lp o ns r a mw a sd e s c r i b e d ，i na d d i t j o n ，t h ea r b i r a t i o na n d c o n t r o lc i r c u i t si s 柚a l y z e d n em e m o r yu n i t s d e c o d e ra n ds e n s ea m p l i f i e ra r ed e s i 印e da n d o p t i m i z e d f u n h m o r e ，t h ea n i c l ea n a l y z e st h er e a s o nw h i c hi n f l u e n c e st h ep o w e ra n dr a t eo f t h em e m o r y ，a n dp r o v i d e so p t j m i z a t i o nm e a s u r e s ，w h i c hi m p r o v e st h ea b i l i t yo ft h ew h o l e m e m o r yb yp e r j p h e r j cc j c u j t s a a s t ，l h em e m o r ys y s l e mj ss j m u l a f e db yh s p j c ea n dh s j m ， t h er c s u l t ss h o w ：t h ea c c e s st i m eo ft h em e m o r yi sl e s st h a n1 5 n sa tn o 珊a lw o r kc o n d i t i o n ， t h et y p i c a ld y n 锄j cp o w e rj s1 5 0 m a ，a n ds t a t i cp o w e ri s5 0 i n a 1 n h ed e s 咖h a sa c h i e v e da l l i t sg o a l h e n c e ，t h em e m o r yd e s i g n e di sh i g hs p e e da n dl o wp o w e ra tt h es a m ep r o c e s s ，w h j c h c a nb eu s e df o rr e f e r e n c eo ft h em e m o r yd e s i g ni nt h ef i l t u r e t 1 l e r ca r ef i v ec h a p t e r si nt h ea n i c l e t 1 1 ef i r s tc h a p t e ri n t r o d u c e dt h ed e v e l o p m e n ta n d s t n l c t u r co ft h em e m o r y ；t 1 l es e c o n dc h a p t e rd e s c r i b e dt h ed e s i g n 柚do p t i m i z a t i o no ft h e d e c o d e f ；1 1 1 et h j f dc h a p t e fj sa b o u ll h ed e s i g no f t h es e n s ea m p 】j 矗e f ；1 r b ed e s 珈o fm 啪0 y u n i t si si nt h ef o u n hc h a p t e r ；研1 ef i v ec h a p t e rd i s c i l s s e dt h ea f b i r a t i o na n dc o n t m lc i r c u i t s ； n ec o n c l u s i o na n di m p m v e m e n ti s 垂v e ni nt h el a s tc h a p t e r k e yw o r d s ： s t a t i cr a i l d o ma c c e s sm e m o r y ，m e m o r yu n i t ，s e n s ea m p l i f i e r ，d e c o d e r j j 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。 尽我所知除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写 过的研究成果，也不包含本人为获得江南大学或其它教育机构的学位或证书而使用过的材 料。与我一同工作的同志对木研究所做的任何贡献均已在论文巾作了明确的说明并表示谢 意。 签名：缝砧 日期：炒弗年；月膨日 关于论文使用授权的说明 本学位论文作者完全了解江南大学有关保留、使用学位论文的规定：江南 大学有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被 查阅和借阅，可以将学位论文的全部或部分内容编入有关数据库进行检索，可 以采用影印、缩印或扫描等复制手段保存、汇编学位论文，并且本人电子文档 的内容和纸质论文的内容相一致。 保密的学位论文在解密后也遵守此规定。 日期：万年；月导日 第一章绪论 1 1 课题的来源及意义 第一章绪论 第一个采用m o s 工艺实现的4 k b 存储器是在1 9 7 0 年推出的，迄今为止，已有3 0 多年的发展历程。在这期间，存储器的密度和性能经历了一场翻天覆地的变化，现在6 4 m 的d r a m 正在生产，几个g b 的芯片也在发展之中。在当前许多数字化设计中，数据 和程序都保存在存储器中，因此在数字化产品中，存储器的应用非常广泛，从l c 市场 销售情况也可以清楚的看清这一点。在1 9 9 5 年，半导体存储器市场占了整个i c 市场的 3 5 【2 l ，并且这一比例还有不断上升的趋势。静态存储器由于其优越的性能( 功耗低， 速度高) 被广+ 泛的应用在高速存储系统中。在最近3 0 年计算机的发展过程中，静态存 储器已成为用作计算机高速缓存的最大量的挥发性存储器。此外，在航空、远程通讯和 消费类的电子产品中，静态存储器也有着其广阔的应用。因此静态存储器作为i c 领域 的一个极其重要的部分，对其进行长期不懈的研究开发、对于研制国产：芯片，推动我国 微电子技术的发展，具有深远的意义。 本课题是微电子学与固体电子学学科“大规模集成电路设计”方向的研究课题。课 题的来源于某研究所的科研项目。同时，研究所也为本课题的开展提供了充足的支持。 1 2 半导体存储器的类型 一般来说，半导体存储器分为两大类：挥发性存储器和非挥发性存储器。这种划分 是基于存储器中数据的保存能力而言的。挥发性存储器是指在掉电后，存储器中数据也 将随之消失。而非挥发性存储器在掉电后，其内容仍然保持。关于挥发性存储器和非挥 发性存储器的进一步分类见图1 1 。 二里巫口 人。 匝至困 入。 匝回匪困 仆。 回回回 图1 1 半导体存储器的分类 1 器l 品 江南大学硕士学位论文 1 2 1 动态随机存储器 d r a m 全称为动态随机存储器( d y n a m i cm n d o ma c c e s sm e m o r ) r ) ，是目前市场上销 售额最大的存储器。第一个商用的d r a m 是由i n t e l 公司在1 9 7 0 年发布的，它是应用p 沟硅栅工艺技术制作的三晶体管单元的1 k bd r a m 。d r a m 演变进程中最重要的改进 是3 管单元设计转向单管单元设计。现在d r a m 的容量已发展到几百兆到1 g b ，几个 g b 的存储器也在研发中。 在最近3 0 年半导体存储器的发展过程中，由于d r a m 具有存储密度高和每位价格 低的优点，目前已成为绝大多数计算机的主存。d r a m 是通过电容器上的电荷来代表存 储二进制数据的逻辑“高”和“低”。这类存储器之所以称为动态存储器是因为它存储 的电荷即使是在持续加电的情况下也会泄漏掉。所以需要在一定的周期内对其进行刷 新。这一方面影响了存储器的速度，同时也增加了存储器的功耗。 1 2 2 静态随机存储器 s r a m ( s t a t i cr a n d o ma c c e s sm e m o r v ) 是静态随机存储器的缩写。是由静态挥发性 的存储单元组成，靠连续的供电来保持数据的完整性。s m m 在使用过程中不需要刷新， 且存取时间短，较快的存取时间约为几纳秒。s r a m 这种高性能，低功耗的特点，已被 广泛的应用在计算机的高速缓存和频繁的数据处理系统中。s r a m 的密度一般比d r a m 要落后一代，因此每位的成本相对较高，但随着工艺的不断改进，使之慢慢的成为了 d r a m 的替代产品。近年来，s r a m 的密度和性能随着工艺的改进而增强，现在在商 业应用中已经有4 m 到1 6 m 的产品。但由于s i n m 每位的成本相对与d r a m 来说较高， 从某种程度上限制了s r a m 的发展。 s r a m 从结构上可以分为同步s r a m 和异步s r a m 。同步s r a m 是通过外加时钟 信号来控制s r a m 的工作，这样改善了时序控制，以便于和系统处理器的时钟周期匹 配。同步设计具有优势，它采用一个或多个外加时钟信号控制s r a m 工作，使时序得 以改进。这样可以缩短存储器得存取时间，使之与快速的微处理器的时钟匹配。异步 s r a m 通常是通过对地址信号的监控，例如当地址信号发生变化时，根据地址的变化产 生一个信号( 如 t d i 信号) 来控制s r a m 内部电路的时序。 1 2 3 只读存储器 r o m ( r e a do n l ym e m o r y ) 是只读存储器的缩写。掩模式r o m 的单元最多由一个 2 第一章绪论 m o s 管构成，晶体管的栅极接字线，漏极接位线，源极接地。单元的存储内容由是否 在字线和位线之问接有晶体管来决定。图1 2 显示了r o m 中存“1 ”和“0 ”的实现 方式。这类存储器的特定是密度高，成本低。它的编程是在集成电路的制造过程中通过 掩模完成的，因此它一旦编程就无法再进行修改。使其在使用上缺乏灵活性。 1 2 4 可编程存储器 ( a 1 单元l 图1 2r o m 中l ( b ) 单元0 和0 单元的实现方式 e p r o m 可编程存储器又称紫外线可擦除可编程存储器( u v e p r o m ) ，它的核心部 件是一个浮栅晶体管1 4 l ( f l o a t i n gg a t et r a n s i s t o r ) ，它事实上构成了目前已有的所有非挥发 性存储器的核心。这一结构和通常的m o s 器件类似，但在m 0 s 器件的栅和沟道之间 插入了一个多晶硅条，这个多品硅条不与任何东西连接，因而称为浮栅。引入的浮栅使 得栅氧化层的厚度加倍，从而降低了器件的跨导并使阈值电压升高。在这一器件的源、 栅和漏极加一个高的电压( 1 0 v 以上) ，产生一个高的电场引起电子的雪崩注入。电子 得到足够的能量而在浮栅上被捕获。移去电压后被捕获的电子仍然留在浮栅上，从而使 中间浮栅上产生一个负电压，这样有效的增加了器件的阂值电压【3 j 。浮栅晶体管就是通 过对阈值电压的改变来达到存“1 ”和存“o ”的目的。 e p r o m 的擦除是通过在存储器上封装一个透明的窗口，当擦除的时候，将这个窗 口放在紫外光下，紫外光通过在氧化层内直接产生电子一空穴对，从而使其轻微的导电， 将存储在浮栅上的电子泄放掉，达到擦除的目的1 5 1 。e p r o m 的特点是结构简单，密度 高。但擦除比较慢，通常要几分种时问。因而在不需要经常编程的场合用得比较多。但 是由于每次擦除都要将存储器从系统上拿下来，放到紫外光下照射，这给应用带来了很 多不便。并且这类存储器擦除的次数也有限，因而后来慢慢被e e p r o m 和f l a s h 取代。 1 2 5 电擦除可编程只读存储器 e e p r o m 减少了e p r o m 编程带来的不便。但它和e p r o m 的编程机制不同，它是 通过隧道效应【6 】( t u n n e l i n g ) 向浮栅注入或移去电荷。为此采用的是一种称为f l o t o x 3 江南大学硕士学位论文 ( 只o a t j 力g g a t et u 加e 】j n go x j d e ) 的晶体管1 3 j o 这种晶体管的浮栅与沟道和漏端的那小 部分绝缘介质的厚度减小到大约1 0 啪。当把一个1 0 v 的电压加到这一很薄的绝缘层时， 电子通过f 1 0 w e r - n o r d h e i m 隧穿( t u n n e l i n g ) 机理穿入或穿出浮栅1 3 j 。这一个过程的最 大优点就是可逆的，只要把写过程加的电压反过来就可以实现擦除。因此e e p r o m 与 e p r o m 相比，擦写比较容易，并且它支持更多的擦写次数( 1 0 5 左右) 。但是e e p r o m 单元需要两个晶体管，一个做存储管，一个做访问管，所以e e p r o m 的存储密度低。 1 2 6 快闪存储器 快闪存储器( f 1 a s h ) 是建立在e p r o m 和e e p r o m 技术的基础上，它的单元可以 做到比e e p r o m 的单元小1 2 到1 3 ，显著的减小了的单元的尺寸，从而提高了存储密 度。大多数f l a s h 的编程是采用雪崩热电子的注入来完成的( 同e p r o m ) ，而擦除则和 e e p r o m 一样，采用f i o w e 卜n o r d h e i m 隧穿来完成。两者的主要差别是f l a s h 的擦除是 对整个芯片或存储器的某个部分成批的进行。而e e p r o m 的擦除是对单个字节进行擦 除。f l a s h 保持了高密度、不挥发和可编程的特点，使得近年来快闪存储器市场持续增 长，它和s m 是紧接d r a m 之后、市场销售额最大的两个存储器。 1 3 静态存储器的发展趋势 纵观s r a m 的发展历史，可以发现s r a m 的发展历程并不平坦。在早期由于高速 c p u 与低速内存之间速度不匹配，插入s r a m 作高速缓存，使处理器性能得到很大的 提高。后来，i i l t e l 公司在其奔腾微处理器中直接嵌入高速缓存后，一些通讯设施( 如路 由器、网络交换器) 正成为s r a m 的一大应用领域。一些高端的消费类电子产品如d v d 和机顶盒等方面，s r a m 也找到了用武之地。然而由于s r a m 的集成度相对低和制造 成本较高的缘故，难以满足移动通讯设备对其高密度和小尺寸的要求，这在一定程度上 制约了s r a m 的进一步发展1 7 l 。近年来，随着集成电路的设计、制造水平不断提高，s r a m 的密度、性能都不断得以改善。国际上已发展了具有亚微米尺寸、先进的4 m b 到6 4 m b 异步的s r a m 的设计和系统结构，现在可以得到商业芯片。在国内，对嵌入式的s r a m 的研究工作也取得了一定的成就。我们可以看到1 2 8 k 、2 5 6 k 的s r a m 的报导，而对大 容量的存储器的研究工作还是处于起步阶段。目前，根据市场需求的变化，s r a m 呈以 下发展趋势： 1 ) 高密度、大容量 集成电路的集成度在过去2 0 年经过了一场翻天覆地的革命，根据摩尔定律，在一 个单片上集成的晶体管的数目将随时间按指数规律增长。s r a m 也不例外，正在按相同 的速率发展。工艺的提高为集成度的增加提供了条件，而系统对大容量、低成本的要求 则刺激了高密度、大容量存储器的发展。 4 第一章绪论 2 ) 高速 速度是s r a m 赖以存在的基础。随着工艺的进步和技术的提高，处理器的频率从 以前的几百兆到现在的几个吉( 1 0 9 ) 赫兹。为了提高处理器的使用效率，需要高速s r a m 与之匹配。另外，在现代通信网络中，高速的数据处理也对s r a m 的访问速度提出了 更高的要求。 3 ) 低电压、低功耗 s o c 和便携式设备的发展使人们对功耗提出了更加严格的要求，使得低功耗技术成 为微电子技术领域的热点和挑战。功耗的降低不但可以延长设备待机时间，也可以降低 ：占片的成本，提高工作的稳定性和可靠性。低功耗高性能的s r a m 需要在结构、电路 和上艺上进行优化。个最有效的减少功耗的技术就是在不牺牲性能的前提下降低电源 电压。 4 ) 高可靠性 随着空间技术的发展，各种电子设备已广泛应用于人造卫星、宇宙飞船、运载火箭 等系统中。面对恶劣的环境，如何提高s r a m 的抗干扰的能力、减小软错误率、延长 系统寿命成为s r a m 设计者必须面临的问题n 目前，通过采用s o ic m o s 工艺、具 有冗余和纠错功能的s r a m 正越来越受到人们的青睐【9 】o 1 4 本论文的主要工作及技术要点 本文的主要工作围绕双端口s r a m 的设计而展开，在对双端口、大容量静态存储器 深入研究的基础上，对影响存储器性能的不同部分进行优化，主要做了以下几个方面的 工作： 1 ) 完成整个存储器的逻辑设计工作。 2 ) 采用不同的方式对译码器进行优化。 3 ) 分析读写过程对存储单元的影响，针对怎样提高存储单元的可靠性，怎样减小存储 单元的面积，给出了一套的完整的计算方法。 4 ) 对传统的灵敏放大器进行了深入的理论分析，得到了不同结构的灵敏放大器的性能 比较，并在此基础上设计了一款新型的灵敏放大器。 5 ) 对双端口存储器控制部分给出了详细的介绍。 6 ) 以上所有的工作都通过h s p i c e 或h s i m 进行仿真，并给出了具体的仿真结果。 1 5 双端口静态存储器简介 1 5 1 系统结构框图及其描述 双端口静态随机存储器是由存储单元、灵敏放大器、译码器、仲裁控制电路和时序 5 江南大学硕士学位论文 控制电路五大部分组成。存储器的存储单元是由4 到6 个晶体管构成的双稳态触发电路。 该触发器在外部电路的控制下可以处于双态中的任何一态，以此来表示逻辑“0 ”和逻 辑“1 ”。存储单元按行和列排列起来，组成了s r a m 的存储阵列。行和列分别称为存 储器器的字线和位线。相应的存储器的地址也分为行地址和列地址。存储阵列周围是译 码器和外围控制电路。存储地址经过行译码器和列译码器译码后，分别选中相应的行和 列，行和列的交叉就是要访问的存储单元。因此静态随机存储器可以方便的对每个单元 进行操作。灵敏放大器是用来在读取存储单元的内容时，对位线的互补信号进行放大， 以缩小存储器的访问时间，详细的内容见灵敏放大器设计这一章。仲裁控制电路是用来 保证双端口s r a m 两个端口的访问有序进行。 图1 3 显示了双端口s r a m 的结构框图。在图中，假设存储器的容量为1 m 字节， 左右两边的信号对称。 i ，o l 0 i o l 7 a a l 8 图1 3双端口s r a m 的结构框图 双端口s r a m 允许两个独立的实体( 如两个处理器) 同时对其进行存取。它采用两 组独立的地址，数据和控制信号。与单端口的存储器相比，双端口s r a m 可以让存储 器的的存取效率提高一倍，同时能够方便的进行系统信息交换，从而提高系统的整体性 能。目前，这种存储器已被广泛的应用在数据采集，数字信号处理，图像处理等高速数 据处理系统中。由于双端口s r a m 左右两边的信号是对称的，下面以左面为例，介绍 这些时序控制信号。 6 第一章绪论 地址输入端口：a l 0 一a l l 6 ，存储器地址用来选择存储器内的指定单元。对于8 位为一 个字：符的存储单元，每个地址唯一确定一个字节( 同时选中8 位) 。存储器的地址的长 度决定存储器的容量，如地址a l 0 一a l l 6 能访问的存储器的容量为1 m 字节( 2 17 = 1 m b y t e ) 。 数据输入输出端口：i o l d i 0 l 7 ，用于数据的输入输出。这是一个复用的端口，一共有 3 中状态，用作输入，用作输出和高阻状态。应该注意的是对输入输出数据端口的控制， 在没有输入输出时，输入输出数据端口保持在高阻状态。 读写控制信号：r ，w l ，通常信号为高时，对存储器进行读操作；信号为低时，对存储 器进行写操作。读写信号要协同片选信号c e l 和输出允许信号0 e l 才能完成存储器的 读写。 片选信号：c e l ，是控制存储器工作的信号，当片选为高时，存储器不工作。在有的存 储器设计中，也可以将此信号作为减小功耗的控制信号。当该信号为高时，存储器处于 静态模式，此时可以通过不同的方法来降低存储器的静态功耗。 输出允许信号：o e l ，在进行读操作时，要将数据送到输入输出数据端口，应当使得输 入允许信号有效。通常该信号为低时有效。在数据端口读数据时，使得该信号无效，以 阻止内部信号对输入数据的影响。 忙信号：b u s y l ，该信号和m s 信号协同：i ：作。在双端口存储器中，当存储器器设置为 主存储器( m s 信号为高) 时，该端口作为输出端口。当存储器设为从存储器，该端口 作为输入端口。当存储器的两个端口访问相同的地址时，产生b u s y 信号( 信号为低) 。 通过b u s y 信号可以扩展存储器。例如可以将两片8 为的存储器扩展成一个1 6 位的存 储器。 标志位信号：s e ml 在双端口存储器中，通常开辟一块特定的区域，用来描述计算机 中独占资源的使用。这个区域和存储器中的单元相互独立，使用的是存储中低的地址位， 如a 0 一a 2 。当s e m i 。有效( 为低) 时，存储器访问的是这片特定的区域。 主从信号：m s ，用于存储器的扩展，与忙信号协同工作。当将两个存储器扩展成更大 字宽的存储器，假设这两个存储器都是主存储器，如果左右两边的地址和片选信号同时 有效，则可能出现一个主存储器的左面失去控制权，而另一个存储器的右面的端口失去 控制权，使得被扩展的存储器的左面和右面都不能进行访问。若将这两个存储器连接成 主存储器和从存储器的方式，则可以有效的避免这一情况。 1 5 2 存储单元 存储单元是s r a m 的核心，决定s r a m 主要特性的元件之一。下面介绍最基本的存 储存储单元结构一一6 管存储单元。6 管存储单元是由两个交叉耦合的反向器加访问门 管构成，其结构见图1 4 ： 7 江南大学硕士学位论文 图1 4标准的s r a m6 管单元 图1 4 中m 1 、m 2 、m 3 和m 4 组成的两个交叉耦合的反向器，构成了一个双稳态 触发电路，用来存储逻辑“o ”和“1 ”。加上两个访问门m 5 和m 6 管构成了一个存储单 元，存储一位信息。在保持状态，字线w l 为低，两个门管m 5 和m 6 截至，信息保存 在双稳态触发电路中。只要不断电，该信息就一直能够保存。在读时，字线w l 为高， 单元的数据信息通过门管m 5 和m 6 被“读”到位线上，再通过灵敏放大器放大后输出。 在写时，字线w l 仍为高，一对互补的信号通过数据缓冲被传到位线。一根位线被拉低， 另一根为高，然后通过门管m 5 和m 6 将数据强迫写进单元。( 读写数据的详细分析见第 四章一一存储单元的设计) 1 5 3 地址译码器 译码器是由一系列的与非门或者或非门组成，它根据一组给定的地址去选择相应的 单元，是随机访问存储器的必要元件。在大容量的存储器中，译码器直接和存储单元阵 列相连接，并且译码电路占很大的面积，对存储器的速度和功耗有很大的影响，所以译 码的设计也是s r a m 设计中的一个重要环节。 从存储器的结构框图( 图1 3 ) 中也可以看到，s r a m 的译码器分为行译码器和列 译码器。这是为了和存储单元阵列相对应。每一组地址经过译码器，唯一确定一个存储 单元。在译码过程中，首先由行译码器选中一条字线，然后由列译码器选中一个位线， 由字线和位线确定唯要访问的单元。( 关于译码器的设计将在第二章详细讨论) 1 5 4 灵敏放大器 在存储器的一个读周期中，字线被激活，单元的数据被读到位线上。因为位线上连 着许多单元，由于结电容和线电容，因此位线有一个大的电容负载，使得对位线充电和放 电的速度都减慢。为了加快读操作，通常的存储器都有灵敏放大电路，它将一个小摆幅 的位线信号放大到数字信号级别。同时，由于位线上电压摆幅的减小，从而减小对位线 充、放电而引起的功耗。( 关于灵敏放大的设计和优化见第三章) 8 第一章绪论 1 5 5 控制电路 双端口s r a m 的仲裁控制电路分为两大部分：第一部分是s r a m 的读写控制电路。 由于s ra m 的读写操作是由一系列的过程按顺序来完成的，如在读周期中对位线的预 充和平衡，灵敏放大器的放大，数据的输出等等。通过控制电路来保证这些过程正确而 有效的完成。对于这一部分控制电路，双端口s r a m 和单端口s r a m 相似，所以在本 文未做详细介绍。本文重点描述了双端口s r a m 的第二部分的控制电路，即双端口 s r a m 独有的控制f 乜路。它包括三个部分：仲裁电路，标志逻辑电路和中断逻辑电路。 仲裁电路 仲裁电路也称为双端口存储器“忙”控制电路，在双端口s r a m 中用来解决当两个 端口访问同一单元时，产生的竞争问题。双口s r a m 允许两个端口访问同一单元。但 是，当两个端口同时对同一单元进行写、或一个端口读一个端口写时，将破坏数据的完 整性，产生端口的竞争问题。仲裁电路在保证系统性能的同时，用来决定两个端口读写 的先后次序，使得两端口对存储器的访问都有序进行。 中断逻辑 双端口存储器通常都有“邮箱”功能。在这一功能中，通常是把地址的最高两位来 作为以“邮箱”来使用。例如，在l m 的s r a m 中，地址1 f f f f h 和1 f f f e h 分别作为 左端口和右端口地址的邮箱。例如当往左端口的邮箱写内容时，产生中断送往右端口， 通知右端口；当右端口读左端口的邮箱时，左端口产生的中断将被清除。但应当注意， 如果左端口往右端口的邮箱写内容，不会产生中断。 标志位逻辑电路 在系统资源管理系统中，有些系统资源是排它性的，在这些资源的使用过程中，不 允许别的程序或用户来同时使用它，这样以保证系统数据的完整性。中断标志位逻辑电 路为这些独占资源的分配提供了一种管理办法，从硬件的角度来实现独占资源的分配。 在双口存储器器中用一系列的标志位来表示独占资源，用户可以通过对这些标志位的读 写来完成资源的分配。这些标志位不占用存储器的存储单元，而访问模式和访问存储单 元类似。具体对标志位的访问和设计见第五章。 1 5 6 其余外围电路 i o 控制和地址缓冲电路 地址缓冲器的作用主要有三方面，其一是将存储器外的电平转换成合格的c m o s 电 平，使得片内信号和片外信号匹配；其二是产生地址的正反信号( 将地址信号转变成一 9 江南大学硕士学位论文 对互补的信号) 供译码器使用。其三是增加地址信号的驱动能力。因为通常地址线在存 储器内部分布广，所以其负载电容比较大。i o 控制电路的功能是将数据线输入的输出 隔离开来。通过】o 控制，数据p a d 分别作为输入、输出引脚，或保持在高阻状态。典 型的i 0 控制电路见附录1 。 朋巾电路 在异步s r a m 中，普遍采用a r d 电路来参与对存储器的控制。a 1 d 就是一个地址 探测电路，当地址端口的地址发生变化，a r d 电路将检测到这一变化，并产生一个脉冲， 参与对译码，预充和放大电路的控制。由于一旦有地址变化，存储器就开始进行读写操 作，不需要等时钟同步，从而提高了工作速度。同时，译码器受a t d 信号控制，在维 持状态下所有字线为低电平，消除了维持状态下的列电流，进一步降低了芯片的功耗f 捌。 典型的a r d 电路见图1 5 。 a 0 a 1 觚l 图1 5a i d 电路 a t d 图1 5 中a o 、a 1 、a n _ 1 是地址，t 表示延时时间，可以由反向器链构成。其中地址 a 中的任何一个输入信号的翻转都会引起加d 的下降并持续一个t 的时间，以此来控 制存储器的读写时序。 1 6 小结 本章首先介绍了本课题的来源及意义，随后介绍了半导体存储器的发展及分类，并 对静态存储器的在整个存储器市场中的位置做了简要的说明，最后对静态存储器做了总 体上的概述，为后面章节存储器设计及优化做一个铺垫。 1 0 第二章译码器的设计 2 1 译码器设计考虑 第二章译码器的设计 译码器的作用是根据给定的地址信号，从而选出要访问的单元。同时译码器也是读 写关键路径中重要的一环，直接影响存储器的存取速度。此外地址译码电路所占用的面 积仅次于单元阵列，因此泽码器的设计对存储器的面积也有一定的影响。通过译码器， 可以用n 个地址来表示2 ”个存储单元或字节。所以译码器在实现随机存取功能的同时， 还减少了管脚的封装数。译码器直接与排列成矩阵的存储单元阵关键路径列相连接，如 果两者之间尺寸的不匹配，会造成互连线的增加，从而导致不必要的延迟和功耗的增加。 因而在大容量的存储器中，译码器的设计对减小：吝片面积和功耗、提高工作速度都是非 常重要的。我们在设计和优化译码器应从下列几点出发： 1 ) 由于译码器直接与存储器的单元阵列相连接，译码器的结构关系到存储器的整体布 局。因此在译码器的设计过程中，要与存储器的整体结构综合起来考虑。 2 1 阵列容量的增大，不必要的列电流也会相应增加，从减小功耗的角度来考虑译码器 的设计。 3 1 器件的等比例缩小使器件的延时相应减小，但互连延时变得明显，在设计中要考虑 互连延时带来的影响。 4 ) 门的大扇入对性能有负面影响，译码器的传播延时也是一个非常重要的问题，因为 它直接增加了存储器的存取时间。 5 ) 从译码器设计的角度考虑怎样减小字线的负载。 6 1 从译码器设计的角度考虑怎样减小位线的负载。 2 2 预译码 预译码是将整个译码过程分成几级来实现，采用预译码的优点就是增加了译码的速 度，减小了译码的面积，同时将预译码和存储器的字线分割技术结合起来，可以减小存 储器的功耗。( 这个问题将在下一节讨论) 下面以一个4 地址为例，来说明预译码的结构和特点。 江南大学硕士学位论文 ；三 z d 管= r lz 2 s 王一7 名 d 图2 11 6 个4 输入的与非门构成的译码器 共需要晶体管的数目为：1 6 8 = 1 2 8 个。 随着与非门的输入的增加一倍，它的转播延时将增加4 倍【1 1 】。因此四输入与非门的 延时比较大，这将增加了译码器得传播延时。若采用两级译码，译码器得结构见图2 1 2 。 荟里一n 嚣d j a 1 ，_ 、 他 卜一x 2： mn 。一x 3 怨仁) 一聪嚣胪 图2 2 两级译码示意图 采用两级译码所需得晶体管数目为： 8 4 + 1 6 4 = 3 2 + 6 4 = 9 6( 个) 从图2 2 可以看出，采用分级译码构造译码器所需晶体管的数目明显的减少，并且 随着地址的增加，减少的晶体管的数量将更多。随之而来的有功耗的减小，版图面积的 减少。其次，随着n a n d 门的扇入的减少，门的传播延时也相应的减少，译码速度增 加。因为减少了地址线的电容和每一个与非门译码器的晶体管数目。但是必须注意，多 于四位的预译码方法是不现实的，因为地址线的数目快速增加，增加了预译码器的延时 开销。 沪； 第二章译码器的设计 2 3 存储阵列的分割 2 3 1 字线分割技术 就象计算机系统中分级存储器的设计一样，许多分级的思想也被引入到s r a m 设 计中。s r a m 字线分割技术就是其中的一种【l 。随着存储器容量的增加，连到字线上的 单元数目增加。结果负载电容和延时变得很大。除此之外，当一根字线变高，所有连接 到字线上的单元从位线吸收电流消耗更多的功耗。为了解决这个问题，引入了字线分割 技术。 采用字线分割技术将整个存储单元阵列分割成若二l 二个子阵列，它需要多级字线译码 来完成地址的寻址过程。下图给出两级译码的字线分割技术的原理图。从下图可以看出， 整个存储单元被划分成8 块。在图中a 1 一a 3 是块译码，译出全局字线b 1 一b 8 。每块 的字线由块内字线译码和全局字线译码来完成。a 4 一a 5 是块内字线译码，和b 1 一b 8 组合译出z 1 一z 3 2 根字线。由于分块的结果，每根次全局字线上的单元数为原来的1 8 。 因此由单元的栅电容而造成的字线延时也仅为原来的1 8 。另外由于块内字线的长度大 大减小，由互连线带来的延时效应也会有很大的改善。每次被激活的单元也减少，以至 于存储器的功耗也有所改善。 但是应该注意，当译码器分级或存储器分块过多时，预