（微电子学与固体电子学专业论文）基于网络处理器的介质交换控制总线接口研究与设计.pdf

摘要 摘要 随着信息技术的不断发展，需要能够提供包括话音，数据和多媒体等各种业 务的综合业务网络。随之而来的是对网络设备的处理速度和能力的更高要求，因 此网络处理器已成为未来发展的趋势。网络处理器与外部m a c 的通信依赖于总线接 口部件，开发高性能的网络接口部件已成为制约网络处理器器性能的瓶颈。 本论文来源于所在实验室的“高性能网络处理器的研究设计”的项目，主要 研究设计网络处理器与外部设备的介质交换接口单元部件。该接口单元的主要功 能在于实现获取外部m a c 的发送接收就绪标志；对外部设备的流量控制；多个网 络处理器间的通信。主要完成的工作和取得的成果如下：在研究分析了典型商用 网络处理器结构并根据网络应用的特点的基础上，得出高性能网络处理器介质交 换接口的功能与性能指标需求；着重对介质交换接口单元的的控制模块进行了设 计，采用米勒状态机结构设计实现了x - r e a d y 控制总线的指令序列控制器电路；针 对高速网络数据处理的要求，设计实现x - r e a d y 总线基于反压机制的流量控制机 制；在设计实现的基础上进行了电路仿真与验证，分析结果表明，所设计的电路 能够满足系统功能与性能的要求。 本文的研究对网络处理器与外部设备的介质交换接口设计提供了一种实现方 式，对于实现高性能的网络处理器总线设计也有较好的参考价值。 关键字：网络处理器x - r e a d y 总线接口单元设计功能验证 a b s t r a c t w i t ht h ec o n t i n u o u sd e v e l o p m e n to fi n f o r m a t i o nt e c h n o l o g y w eu r g e n t l yn e e d i s d n ( i n t e g r a t e ds e r v i c ed i s t a ln e t w o r k ) w h i c h c a l lp r o v i d ed i f f e r e n ts e r v i c e s ，s u c ha s v o i c e d a t ac o m m u n i c a t i o n ，m u l t i m e d i a t h a tf o l l o w e dn e t w o r ke q u i p m e n tn e e dh i g h e r s p e e da n dc a p a c i t yr e q u i r e m e n t ，s od e s i g n i n gn p ( n e t w o r kp r o c e s s o r ) i st h et r e n do f c o m m u n i c a t i o ni n d u s t r yi nf u t u r e b u si n t e r f a c e c a l lp r o v i d ed a t ac o m r n u n i c a t o n c h a n n e lb e t w e e nn p a n de x t e r n a lm a ce q u i p m e n t ， s od e v e l o p m e n t o f h i g h - p e r f o r m a n c en e t w o r ki n t e r f a c ec o m p o n e n t s h a sb e c o m eab o t t l e n e c ki n n p p e r f o r m a n c e t m st h e s i sc o m e sf r o mt h ep r o je c t r e s e a r c ha n dd e s i g no f 琢g h 。p e r f o r m a n c e n e t w o r kp r o c e s s o r ，w h i c hi sm a i n l ya b o u ts t u d ya n dd e s i g no fm e d i u me x c h a n g eb u s i n t e r f a c ec o m p o n e n t t h em a i nf u n c t i o n so fb u si n t e r f a c ei n c l u d e ：r e t r i e v i n gt h e m a c r e c e i v ea n dt r a n s m i tf i f or e a d yf l a g sf r o mm a cd e v i c e s ；a s s e r t i n gf l o wc o n t r o l t o m a cd e i c e s ：m u l t in p sc o m m u n i c a t i o n s t h em a i nr e s e a r c hw o r k s i nt h i sd i s s e r t a t i o n i n c l u d ea u st h ef o l l o w i n g ：a c c o r d i n gt os t u d yo ft y p i c a lc o m m e r c i a ln p a r c h i t e c t u r ea n d n e t w o r ka p p l i c a t i o nc h a r a c t e r i s t i c s ，s u m m a r i z ef u n c t i o n sa n dd e m a n d sf o rp e r f o r m a n c e i n d i c a t o r so fh i g h - p e r f o r m a n c en pm e d i u me x c h a n g ei n t e r f a c e ；m a i n l yd e s i g nc o n t r o l u n i to fm e d i 哪e x c h a n g ei n t e r f a c ea n dr e a l i z ei n s t r u c t i o ns e q u e n c e ro fx - r e a d y b u sb y m e e l vs t a t em a c h i n e ；r e a l i z ex r e a d yb u sf l o wc o n t r o l f u n c t i o nf o rh i g h - s p e e d n e t w o r kd a t ap r o c e s sb a s e do na n t i - p r e s s u r em e c h a n i s m ；a c c o r d i n g t od e s i g n i n g 矗m c t i o n a ls 油叽l l a t i o na n dv e r i f i c a t i o nh a v eb e e nc a r r i e do u t ，c i r c u i td e s i g n e dc o u l d m e e tt h es y s t e mr e q u i r e m e n t sa n dp e r f o r m a n c eb a s e do na n a l y s i so f s i m u l a t e dr e s u l t s t i f f st h e s i ss u p p o r t saw a yt oa c h i e v ea b o u td e s i g n i n gb u si n t e r f a c eb e t w e e nn p a n de x t 锄a 1m a cd e v i c e s ，w h i c hh a sav a l u a b l er e f e r e n c e f o rt h er e a l i z a t i o no f h i g h p e r f o r m a n c en e t w o r kp r o c e s s o r b u sd e s i g n k e y w o r d ：n e t w o r k p r o c e s s o r x r e a d y b u s f u n c t i o n a lv e r i f i c a t i o n d e s i g n o fi n t e r f a c eu n i t 学位论文独创性( 或创新性) 声明 秉承学校严谨的学分和优良的科学道德，本人声明所呈交的论文是我个人在导师指 导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所 罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成果；也不包含为获得 西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志 对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名：日期 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校 攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保留送交论文的 复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采用影 印、缩印或其它复制手段保存论文。同时本人保证，毕业后结合学位论文研究课题再攥 写的文章一律署名单位为西安电子科技大学。 本人签名： 导师签名： 日期 日期 第一章绪论 第一章绪论弟一早三石t 匕 随着集成电路工艺尺寸持续缩小，促使集成电路芯片的性能和集成度按m o o r e 定律迅速提高n 3 。据i t r s ( 国际半导体技术蓝图) 预测，至u 2 0 1 0 年集成电路工艺特 征尺寸将缩小到4 5 n m ，单芯片上可集成数十亿个晶体管，时钟频率将高达1 0 g h z 晗3 。 随着集成电路工艺的进步，多核s o c 综合利用了多处理器的数据并行处理能力以及 s o c ( s y s t e mo nc h i p ) 的高度集成能力，在当前高性能嵌入式系统中获得广泛应 用，如网络处理器、并行媒体处理器等，多核技术为集成电路设计带来了巨大机 遇，但也向设计人员提出了严峻挑战。 1 1 1 网络设备的发展 1 1 课题研究背景 信息技术的不断发展，在很多领域、很大程度上改变了人们的生活方式，也 提高了人们的生活质量。随着电子商务、网络多媒体等业务的兴起，推动着传统 通信网络进入了一个新的发展阶段。在这一阶段中，业务的种类、内容和服务质 量的地位将越来越突出。目前主干网的处理速度已达l o g b p s ，并伴随着复杂的q o s 控制m 。 为适应这些网络需求，当今网络正在向下一代网络( n e x tg e n e r a t i o nn e t w o r k ) 的方向发展，它可以提供包括话音，数据和多媒体等多种业务。它采用开放的网 络构架体系，是一种基于业务驱动、统一协议和基于分组的网络。伴随这些需求 而来的是对网络处理速度和能力的更高要求，因此如何提高网络设备的处理速度 和可编程能力成为当务之急。网络设备的发展经历了以下三个阶段： 第一阶段：以g p p ( g e n e r a lp u r p o s ep r o c e s s o r ) 为核心的网络设备体系结构 在网络发展早期，网络传输速率低，服务少，研究集中在服务框架构建和网 络协议实现。设备以g p p 为核心，在通用操作系统基础上，以软件方式实现各种网 络服务。其优点是灵活性好，缺点是由于这种结构为支持各种复杂运算采用了通 用体系结构和指令集，使得由于它自身的通用性导致网络处理性能变得很差。 第二阶段：以a s i c r i s c ( a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t r e d u c e d i n s t r u c t i o ns e tc o m p u t e r ) 为核心的网络设备体系结构 网络带宽的增长速度远大于通用计算机处理的增长速度，基于g p p 的节点设 备成为网络瓶颈。采用基于a s i c 和r i s c 为核心的体系结构成为主流，尤其是骨干 2 基于网络处理器的介质交换控制总线接口研究与设计 设备的设计。为获取高性能，通常由r i s c 负责非实时管理，a s i c 负责高速数据处 理。这种结构缺点是开发周期长，缺乏灵活性；a s i c 不具备可编程性，一旦将计 算逻辑固化到硬件，很难修改；设计制造复杂a s i c 需要花费1 8 个月到两年时间， 因此设备制造商必须准确预测未来的市场需求和技术趋势。 第三阶段：以网络处理器n p ( n e t w o r kp r o c e s s o r ) 为核心的网络设备体系结构 3 4 网络处理器是面向网络应用领域的特定指令处理器，是面向数据分组处理的、 具有体系结构特征或特定电路的、软件可编程器件。通过灵活的软件体系提供硬 件级的处理性能是n p 的关键特性。传统的基于g p p 的网络设备只满足灵活性要求， 基于a s i c 的网络设备只满足高性能要求，网络处理器能够通过灵活的软件体系提 供硬件级的处理性能。从整体效果上，网络处理器更能适应当前和今后网络发展 的趋势璐l 拍3 。 通过继承a s i c 和r i s c 分层处理思想，n p 将网络处理任务划分为控制面和数据 面两个层次：控制面负责非实时性的管理和策略控制任务，数据面负责承载高速 多变的数据分组处理。目前n p 主要任务是进行数据分组的线速分析、处理及转发。 通过上述六种基本操作组合，实现以下功能：协议识别分类、数据包拆分重组、 排队接入控制、流量整形流量工程、数据包修正、差错检测。 1 1 2 总线技术的发展 系统芯片( s o c ) 的出现，极大满足了人们新的要求，但是也迫使传统a s i c 设 计技术更新发展，原来的设计技术已无法解决s o c 设计过程中产生的问题。s o c 庞 大的设计规模使得设计者必须采用可复用的i p 核，而众多i p 核之间相互作用共同 实现系统功能，这就要求在各i p 核之间存在某种数据交互协议以及数据交互的通 道，保证s o c 中各i p 模块之间正确地通讯。如何使系统性能满足应用的需要，如何 更方便的集成i p 核，所有这些问题都是该领域急待解决的课题。 在片上总线问世之前，总线主要是指板级的系统总线和处理器的内部总线。 板级总线技术的关键问题是如何在正确协调各功能单元的前提下，更少的占用p c b 板的面积，因此传统的板级系统总线为了支持插接技术，大都采用三态控制信号 和多路选择地址数据信号。在系统芯片中，信号的走线仅会影响晶圆面积，而不 会影响封装大小及p c b 板上的连接关系。另外，逻辑综合工具的能力直接影响芯片 的设计时间和性能，但是综合工具很难处理三态总线信号；同时在做静态时序分 析时，工具对三态总线的处理也是很糟糕。唯一能验证其时序的方法就是利用电 路级的仿真器，女i s p i c e 。除此之外，许多芯片级的设计约束和折中技术都与板级 的约束折中方法不同，p c b 板上的总线设计技术已无法满足片上总线的设计要求。 第一章绪论 s o c 的特点要求设计出新的更优化的总线结构，关键的技术要求是：性能高，功耗 低，设计周期短，便于使用。 传统的c p u 和d s p 本身也具有复杂独特的处理器内部总线结构，但是它们缺乏 相互直接集成的能力，更没有集成i p 核的接口标准。处理器内部总线结构仅是为 了连接各个寄存器及a l u ，或者是为不同的功能模块提供一条信息通路，而不具备 主动协调各模块之间动作的功能。总线上的设备仅是某些确定的功能模块，设计 总线结构时只需按照各功能模块之间确定的信息交互模式即可，即系统或功能单 元决定总线结构。s o c 的设计技术要求其总线结构应该可以连接不同的i p 核。只要 符合总线协议的i p 核都可以集成到系统中，都可以被s o c 设计者采用，都可以直接 挂在该总线结构上，i p 核之间的通信都通过总线结构完成，不存在i p 核与i p 核之 间的信号匹配问题，真正实现了i p 核的“即插即用 ，所以设计一个标准的总线 结构是s o c 中的总线设计技术的核心。 可以看出片上总线有别于板级系统和处理器内部总线，因为它所面对的是不 同接口的i p 核，承载的信息也是高速数据流，实现的工艺是深亚微米。在此工艺 下许多电学寄生效应都会表现的非常明显，这一点尤其对总线不利，更重要的是， 在s o c 设计技术中i p 核的可复用性在s o c 设计中越来越重要。而i p 的可复用性取决 于两点：( 1 ) i p 模块本身的可复用性；( 2 ) 系统对不同i p 核的可接纳性，即总线结 构对不同接口i p 的兼容性。所以s o c 中的总线结构既要为s o c 系统的性能服务，又 必须满足i p 可复用技术的需求。 以前的板级系统总线控制模块功能简单，许多复杂的功能都通过微控制器或 微处理器来实现。采用这种总线结构的前提是系统结构比较简单，系统中能够申 请占用总线的设备不是很多，而s o c 集成了一个完整系统，自身结构比较复杂，更 重要的是它需要集成不同的i p 核，有的i p 核仅是被动的接受或提供数据，有的则 需要控制总线发出不同的总线操作。简单的总线控制器已经无法满足这种总线结 构的要求，必须仔细设计总线结构模块实现总线连接控制功能。同时s o c 的设计特 点要求各功能模块设计成可复用的i p 核，因此总线结构必须对大量的i p 具有很好 的兼容性。 1 2 1 网络处理器 1 2国内外研究现状 国内外许多公司和大学都投入力量展开了对n p 技术的研究。国际上，2 0 0 1 年2 月1 9 日成立了网络处理器论坛，其主要任务是负责n p 的标准化工作，许多国际知 名的大公司，包括i n t e l 、i b m 、m o t o r o l a 、n e c 等都是n p f ( n e t w o r kp r o c e s s o rf o r u m ) 基于网络处理器的介质交换控制总线接口研究与设计 的成员口3 。i n t e l 公司专门投资支持全球1 0 0 所大学进行网络处理器及其相关应用的 研究，并每年召开一次专题学术讨论会进行交流与总结。华盛顿州立大学2 0 0 2 年 专门召开了以网络处理器为主题的学术会议，并在网络处理器硬件体系结构和性 能评价分析等方面作了深入的探讨。t c p i p 协议、计算机网络和因特网方面的权 威，美国普渡大学计算机科学系d o u g l a s e c o m e r 教授2 0 0 3 年1 月出版了n e t w o r k s y s t e m sd e s i g nu s i n gn e t w o r kp r o c e s s o r 一书，提出了基于n p 的网络系统设 计理论。 在国内进行n p 技术研究的学术机构主要有中科院高能所计算中心、清华大学 计算机科学与技术系、北邮一i n t e l 联合互联网交换架构实验室、上海交大、武汉 邮电科学研究院等等，在第五代路由器( 基于n p 的路由器) 的概念提出之后，许多 公司开始将理论付诸实践，华为更是在新世纪相继推出了q u i d w a y n e t e n g i n e 2 0 4 0 8 0 三系列7 款基于n p 的路由器产品。 目前，网络处理器产品已有上百种。其中比较典型的有i n t e l 公司的i x p l 2 0 0 系列、i x p 2 4 0 0 系列和i x p 2 8 0 0 系列等。不仅仅是芯片巨人i n t e l 公司，业界的其他 领导厂商也在积极支持网络处理器的产品化和市场化进程。例如，i b m 公司的产品 有n p 4 g s l 和n p 4 g s 3 系列，它们支持2 5 g b p s 应用；v i t e s s e 公司的支持2 5 g b p ，应 用的1 0 2 0 0 0 和1 0 2 2 0 0 ；c i s c o 公司的t o a s t e r 2 等等。 1 2 2 总线技术 目前，国内外对基于i p ( i n t e l l e c t u a lp r o p e r t y ) 核集成的可复用设计技术受 到了高度重视，而建立正确、高效、灵活的o c b ( o n - c h i pb u s ，片上总线) 标准n 印h 1 町 的研究已成为可复用设计技术的研究热点。o c b 标准化有利于大量s o c 问题的解决， 包括i p 芯核可移植性、设计可复用性、充分利用公共外设核处理器、改进自动验 证，以及提高从公共设计平台创建产品的定制化能力。 片上总线一般分为系统总线( s y s t e mb u s ) 与外围总线( p e r i p h e r a lb u s ) 两种 类型。系统总线用来互连高性能i p 模块，这些模块包括嵌入式c p u ( 艮o m c u ) 、d s p 、 主存控制器、d m a 控制器等。它的特点是带宽要求高、实时响应速度快；外围总线 用来互连性能低、功耗低的设备，是为了满足功耗、便携性、可重用性等方面的 特殊要求。系统总线与外围总线之间通过总线桥相连，由于总线桥连接的两条总 线的时钟可能不同，所以必须在总线桥设计中解决异步握手与数据流水等问题。 总线上的i p 模块分为主模块( m a s t e r ) 和从模块( s l a v e ) 两类。 a r m 公司的a m b a 总线n 妇以及s i l i c o r e 公司w i s h b o n e 总线n 2 l n 3 1 是目前国际上比 较成熟的标准化、开放化的片上总线标准。但是，对网路处理器中的总线接口技 术的并没有得到广泛的关注，使得不同厂商所提供的外部网络设备在与网络处理 第一章绪论 器的通讯上没有标准的接口单元，应用范围受到限制n 3 。 1 3 课题主要研究工作 本课题以高性能网络处理器的介质交换接口的研究与设计为背景，研究典型 网络处理器中的介质交换总线接口单元的结构及通信方式，着重对介质交换接口 的控制方式进行研究，在此基础上设计x r e a d y 总线，其主要功能是获取m a c 设备 f i f o 的接收发送标志以及对m a c 进行流量控制，完成介质交换接口的控制功能。 根据已有的要求进行结构设计，并完成前端的仿真的工作。 在课题进展的过程中，本论文重点完成下列工作： ( 1 ) 研究分析了典型商用网络处理器结构，并根据网络应用的特点，分析得出高 性能网络处理器介质交换接口的功能与性能指标需求。 ( 2 ) 根据分析得到的网络处理器介质交换接口的功能与性能指标要求，着重对介 质交换接口单元的控制模块进行了设计。采用米勒状态机结构设计实现了x r e a d y 控制总线的序列控制器电路。 ( 3 ) 针对高速网络数据处理的要求，设计实现x - r e a d y 总线基于反压机制的流量控 制机制，确保介质交换接口的o o s 特性。 ( 4 ) x - r e a d y 总线控制电路的设计进行了电路仿真与验证，分析结果表明，所设计 的电路能够满足系统功能与性能的要求。 1 4 论文组织结构 本论文相关章节安排如下： 第一章绪论 介绍课题的研究背景，包括网络设备的发展、总线的发展，当前国内外研究 的现状，进而阐述了课题完成的内容及其课题研究的成果，最后说明了本论文的 内容安排。 第二章网络处理器介质交换接口 介绍网络处理器的体系结构特点，针对典型网络处理器对各部分的功能特点 进行介绍，重点对网络介质交换接口的结构和控制方式进行分析。 第三章x - r e a d y 总线接口设计 对x r e a d y 总线的工作原理进行分析，从三个功能方面对总线协议进行分析， 设计x r e a d y 总线的基本结构，分析其基本功能的时序特点，划分各个功能模块并 对其具体实现提出实现方案，并对用到的寄存器进行简单的描述。 第四章x - r e a d y 总线接口单元的验证仿真 6 基于网络处理器的介质交换控制总线接口研究与设计 简单介绍模块级验证的基本原理，根据对模块功能的理解设计验证平台，对 所设计的结构进行前端功能仿真。此外，根据已有的对总线的分析以及仿真结果， 分析其对整个系统的优缺点。 第五章结束语 对所做工作进行全面总结和评价，并对所研究内容进一步分析。 第二章网络处理器介质交换接口 第二章网络处理器介质交换接口 随着主干路由器的处理速率已达l o g b p s ，很多业务都需要复杂的q o s 控制，这 要求网络设备具有线速和智能处理能力。传统的方法是采用a s i c 来解决节点处理 能力的瓶颈问题，但是a s i c 的开发周期长，成本高：基于g p p 的方法虽然灵活，但是 处理速率慢。传统的网络处理方案不能同时满足处理速度和灵活性两种要求。为 此，网络处理器应运而生，用来平衡处理器的性能和灵活性。网络处理器( n e t w o r k p r o c e s s o r ，简称n p ) 是一种有效的解决方案，它适用于各层网络处理，综合了a s i c 的高速数据处理性能和r i s c 的可编程特性，提高了灵活性并降低了开发成本，已成 为发展下一代网络的核心技术。 2 1 1 网络处理器体系结构 2 1 网络处理器概述 图2 1 网络处理器基本结构2 0 】 ( 1 ) 片内处理器：网络处理器内部一般又包含多个片内处理器，构成多处理器系 统。按任务分工，这些片内处理器可大致分为核心和转发引擎两种类型。前者用 于系统维护、管理以及复杂数据处理；后者用于快速数据处理，提供分类、调度 等服务功能。另外，转发引擎可以包含多个硬件线程，每个线程都有套专门的 基于网络处理器的介质交换控制总线接口研究与设计 硬件来存放程序运行的上下文，可获得线程切换的零开销。 ( 2 ) 高速i 0 接口单元：网络处理器有丰富的i 0 接口单元，包括物理链路接口、 交换接口、存储器接口以及与其他外部处理单元的接口等。 ( 3 ) 内部高速总线：以上多组处理器和i 0 接口单元通过内部高速总线( 一般为多 总线结构) 连接在一起，组成优化的数据通路结构，从而提供很强的硬件并行处 理能力。 ( 4 ) 存储器：存储器一般包含多种不同性能的存储结构，以适应不同的应用目的。 例女h f l a s h 用于存放硬件启动引导程序；s r a m 存放路由表、队列结构等各种查询 表格；s d r a m 作为缓冲区存放分组数据。 ( 5 ) 专用指令集：片内转发引擎一般具有专用的精简指令集，这些指令经过针对网 络数据处理的优化，例如数据读写、状态判断、堆栈操作、哈希查找等。 ( 6 ) 专用组件( 协处理器) ：要求高速处理( 线速) 的通用功能模块可以由硬件来实 现，作为专用组件，例如路由查找和数据加密等，以提高系统性能。 2 1 2 网络处理器的技术特点 网络处理器具有完全的可编程能力，可以实现o s i 网络协议由2 至7 层的处理， 对诸如信元、分组数据流等多种协议数据类型的支持满足了边缘设备的需要；同 时简单高效的编程开发特征为网络处理器走向市场奠定了基础；强大的处理能力 可以实现高带宽的线速处理；开放的高度集成的体系结构使得基于网络处理器的 网络设备易于系统扩展。其主要的功能包括以下几个部分n 9 | ： ( 1 ) 协议识别和分类：根据数据包的协议类型、端口号、目的地址、以及其它特 定于协议的信息对数据包进行识别。 ( 2 ) 拆装和重组：数据包的拆分，处理，以及为转发而重组。 ( 3 ) 排队和接入控制：识别出数据包之后，将这些数据包送往相应的队列中以进 行下一步处理，如优先处理，流量整形等。同时，可根据某些安全接入策略进行 数据包过滤，确定是继续转发，还是丢弃。 ( 4 ) 流量整形和流量工程：某些协议或应用要求对流量进行整形以使之在进入输 出线或输出光纤时满足时延和时延抖动的要求。 ( 5 ) q o s ( q u a l i t yo fs e r v i c e ，服务质量) 和c o s ( c l a s so fs e r v i c e ，业务分类) ： 除了对数据包进行流量整形外，数据包还可以被打上标签送往下一网络节点进行 更加有效的处理。 ( 6 ) 修正数据包：编辑数据包并添加额外的信息。 ( 7 ) 差错检测：正确检测来自数据链路层的有差错的数据包并能采取有效的处理 措施。 第二章网络处理器介质交换接口 9 2 1 3 网络处理器的应用 网络处理器除了提供优化的底层硬件平台，还配有功能强大的软件开发系统， 包括丰富的a p i 矛d 函数库、图形化界面的集成开发环境、c 或微代码( 汇编) 的编程 语言、进行软件调试的模拟器、用于硬件调试的目标机评估板、性能分析器和规 范化的软件开发模型等。网络处理器根据在网络系统不同位置的功用具体包括订1 ： ( 1 ) 在l a n 企业网 在l a n 企业网中，网络处理器的应用包括：入侵监测、数据加密、网络监控、 i n t r a n e t 防火墙等安全控制，防御内部和外部的恶意行为；进行分组分类，识别 关键业务流，提供优先传输服务，实现用户在网络服务上的各种管理策略，保证 服务质量q o s ；提供虚拟专用网v p n ；流量工程。 ( 2 ) 在广域边缘接入网络 主要是支持多种新型业务和多种网络接入，并进行服务质量控制，其中包括： 分组分类、聚合和调度；实现基于业务等级协议( s l a ) 的服务质量管理，提供带宽 和时延保证，支持动态带宽管理；提供v p n ；实现负载均衡；分解和装配各种类型 的协议数据单元，执行协议转换，支持多种传输媒体接入；安全与网络监控。 ( 3 ) 在广域核心网络 在核心网中，网络处理器用于在0 c - 4 8 ( 2 5 g b p s ) 至0 c - 1 9 2 ( 1 0 g b p s ) 甚至 更高速率下实现对聚合流的分类识别和转发，支持服务质量控制和流量工程，支 持多协议标号转换( m p l s ) 、区分服务( d i f f s e r v ) 等协议。 2 2 典型网络处理器结构 2 2 1典型网络处理器的体系结构 图2 2 所示是一款典型的网络处理器，具有高集成度的综合网络数据处理器， 提供了高性能并行处理能力，适用于各种网络系统阳】。它由一个s t r o n g a r m 微处理 器以及6 个独立的3 2 位r i s c 数据分组转发高速引擎( 称为微引擎) ，加上硬件的多 线程支持，可达到每秒1 g 次操作的总体运行性能，内部有一个s r a m 接口和一个 s d r a m 接口，同时还具有与p c i 总线和介质交换总线连接的接口，以适应各模块之 间、与外部之间的高速通讯叩3 。主要功能模块的结构如下图2 2 ： 1 0 基于网络处理器的介质交换控制总线接口研究与设计 典型网络处理器处理嚣 p ci 总线接口 str ongar m 核 s d r a m 单元 。 2 3 2m hz 移。+ 。? | 。4 0 瓠一 、， 一1 微引擎1 多线程离速独立内7 s r a m 单元k 一 郁总线，i 微引擎2 j + ( 20 0m hz ) ，： i 微引擎3 一微引擎4 嗨缸i _ - 。；也 l - x 总线接口r ；一微引5 微引6 ” 1 ，卜 lx 总线104 i v i i - i z ： n i：王 y 10 lu0 lu0u 其他ixp12 0 0 m b at m 等 设备 以太网m ac s 图2 2 典型网络处理器的体系结构 ( 1 ) s t r o n g a r mc o r e s t r o n g a r m 是标准的3 2 b i t sr i s c 处理器核，包括协处理器、存储管理单元、 指令缓存、数据缓存和读写缓冲区。通过它可实现c p u 的主要功能，作为控制点管 理引擎，可以提供一个接口用于卸下和配置芯片。另外，s t r o n g a r m 还可以处理协 议栈的更高层次以及引起异常的任何包。 ( 2 ) 微引擎 该网络处理器中内嵌有六个可编程的3 2 b i t sr i s c 处理器，主要用来处理底层 的高速数据。它的指令集是专门针对网络和通信应用而设计的。通过对各个线程 进行编程，可单独执行数据包的转发和处理，而无需s t r o n g a r mc o r e 干预，形成 快速通路处理的基础，负责处理i o 设备和存储器间的底层传输，以及例如帧的多 路分解等基本包处理任务。因而可减轻s t r o n g a r mc o r e 的负担，特别适合高速数 据的处理和转发。 ( 3 ) s d r a m 单元 s d r a m 单元可提供其与s d r a m 的接口，最大可支持2 5 6 m 字节的s d r a m 。虽然s d r a m 的访问速度较慢，但存储空间大，因而可用来存储大容量的数据结构( 如数据包 和路由表等) ，并可在系统运行时存储操作系统的代码。 ( 4 ) s r a m 单元 罟一 第二章网络处理器介质交换接口 s r a m 单元可为三种类型设备提供通用总线接口。这些设备包括最大可达8 m 字 节的s s r a m 、复位后s t r o n g a r mc o r e 执行代码所在的f l a s h 或e p r o m 等、b o o t r o m 设 备和其它慢速端口设备( 如c a m ) 、加密设备和m a c 或p h y 设备的控制状态接口。s r a m 访问速度较快，但存储空间小，主要用来存储查找表和缓存描述符等需要快速访 问的数据结构。 ( 5 ) p c i 单元 p c i 单元用于提供与p c i 设备相连的接口，可用于下载操作系统和配置程序，支 持3 2 位的带宽访问r a m ，最高频率6 6 m h z 。 ( 6 ) f b i 单元 哈希单元、介质交换总线接口和s c r a t c h p a d 内存统称为f b i 单元。该网络处理 器通过f b i 单元和介质交换总线相连j 来实现外设与网络处理器之间数据包的收 发，以便使微引擎可以访问这些数据包， s t r o n g a r mc o r e 也可以访问这些数据包， 2 2 2 典型网络处理器的主要特征 并利用线程对其进行转发。实际上， 并对其进行异常处理或上层协议处理。 ( 1 ) 并行处理器结构乜们 s t r o n g a r m 核和六个微引擎均为r i s c 处理器并行工作。s t r o n g a r m 核主要负责 协议控制平面和上层应用程序的处理，六个微引擎是3 2 位的可编程r i s c ，有各自 独立的控制存储器和局部寄存器，访问外部资源( s r a m ，s d r a m 和介质交换总线等) 的机会均等，提供大于两倍外部带宽的内部总线带宽。i n t e l 推出的微码 ( m i c r o c o d e ) 运行在微引擎上，微码的可重载性为系统升级提供了极大的方便。 ( 2 ) 分布式数据存储和内存组织优化 提供了多个存储单元接口，利用专用的读写寄存器实现对s r a m 和s d r a m 的访 问，简化了编程模型，提高了存储效率。同时s d r a m 和s r a m 均支持多个读写队列进 行优先级排队以优化带宽。 ( 3 ) 硬件多线程 微间指令的运行采用五级流水线机制，同时考虑访存延迟，为提高微引擎的 利用效率，采用硬件多线程，即每个微引擎同时运行四个线程，采用内部线程通 信机制实现线程同步，提高了系统效率。 ( 4 ) 块传输 考虑到每个微引擎上有大量的寄存器组，单条指令就能将多达6 4 字节的数据 从一个功能单元传送他另一个功能单元，或者将多达1 2 8 字节的数据穿过介质交换 总线。这不仅充分利用了微引擎的计算资源，也减小了代码的尺寸。 ( 5 ) 可扩充的体系结构 1 2 基于网络处理器的介质交换控制总线接口研究与设计 介质交换总线总线接口可以实现多个网络处理器的系统扩充。它提供了适应 下一代网络设备的开放的体系机构：介质交换总线总线不仅作为数据通道外接 e t h e r n e tm a c ，a t m 、e 1 等器件，还可实现多网络处理器间的系统扩展；p c i 标准 接口为系统开发调试提供了方便。多种存储器接口为内部在储访问、数据表查找 效率的提高提供了硬件基础。 2 3网络介质交换接口的结构 由于p c i 总线速度有限，为了实现更高速的处理，提出了一种新的介质交换总 线技术，其主要用途有两种：第一，介质交换总线形成在网络处理器和高速网络 接口传送数据的快速数据通路；第二，介质交换总线提供一种多个网络处理器互 连的通信机制。介质交换总线接口单元有两部分组成：介质交换数据总线接口和 控制总线接口。 2 3 1 介质交换总线接口的结构 介质交换总线接口单元包含：6 4 b i t s 高速数据通路、一条独立的控制通路、 发送接收状态机( t s m 和r s m ) 、总线仲裁器和总线序列器等。网络处理器是总线 的主设备，m a c 或其他总线上的a s i c 器件是从设备。从设备对主设备来说就像是 f i f 0 ，所以此类总线有时也称为f i f 0 总线。其结构框图如下： ? ?一 +一。 龟 7 ”9 ： t f i f o 。i j j。： 16 个单元： ( 每个含一： ? 止e 舱、l 牟j c 士n 1 十个四字) i 7 l 。寻硼u 仇人五孓倒l e l 百兆m a 6 薹 总 介 排h 质 j 队日j l ： ；幽j 7 礓总线仲裁器 交 筐千兆m a c i f b i 寄存器 换 隰；目 譬 ，= 麓 ： 接收状态机 ： 线 接 口 ”其他网络处? 逻 乇舟生f i 厶仁o j ii l j jj 卧i 内 ，r 理器 r f i f 0 。总线序列器 辑 1 6 个单元 ， j ( 每个含 ，kf 三尹墨- 陴h 参拄 i ，纵火 六，凸、戳 一卜个四字) 图2 3 介质交换总线接口单元结构 第二章网络处理器介质交换接口 ( 1 ) 数据总线 由一个t r a n s m its t a t em a c h i n e 和一个r e c e i v es t a t em a c h i n e 控制，基本 的传输模式有两种：6 4 - b i t 双向模式和3 2 - b i t 单向模式，功能是用于和从设备的 数据传输。 ( 2 ) 控制总线 由一个可编程的s e q u e n c e r 控制，它的功能是：获取从m a c 设备上的接收和 发送f i f o 的就绪标志；对m a c 设备进行流量控制；多个网络处理器间的通信。 ( 3 )r s m 和r f i f o r s m 读取数据总线上接收的数据，r f i f o 用来缓存接收到的数据。 ( 4 ) t s m 和t f i f o t s m 将数据总线上的数据传送出去，t f i f o 用来缓存需要传输的数据。 ( 5 )总线仲裁器 总线仲裁器只用在6 4 - b it 双向模式中，由它来选择是r s m 、t s m 、还是共享模 式下的另一个网络处理器拥有总线的逻辑接口，共享模式下总线决定此时是单一 的网络处理器工作模式还是共享的模式。 2 3 2 介质交换总线的工作模式 由于数据总线与控制总线在功能上的相对独立性，因此有必要对两种不同总 线的工作模式进行简单的分析，这样有助于对x - r e a d y 总线的设计。 2 3 2 1 数据总线模式 数据总线基本的模式有两种：6 4 - b i t 双向模式和3 2 一b i t 单向模式。 在6 4 - b i t 双向模式中，所有的6 4 b i t 数据( f d a t 6 3 ：0 ) 用来提供数据的传 输或者接收，同时用于发送数据和接收数据。总线仲裁单元分别赋予发送状态机、 接收状态机和其他网络处理器对总线的控制权。 在3 2 一b i t 单向模式中，数据总线变成两条3 2 b i t 的总线，一条( 高3 2 b i t ) 用于向数据总线发送数据，另一条( 低3 2 b i t ) 用于从数据总线接收数据。此时不 再需要总线仲裁单元，因为在这种模式下，接收状态机始终拥有数据总线的接收 控制权；同样，发送状态机也始终拥有数据总线的发送控制权。 2 3 2 2m a c 模式 根据连接到介质交换总线上m a c 设备或其他从设备的数目，可分为1 - 2 m a c 模 式和3 + m a c 模式。 1 4基于网络处理器的介质交换控制总线接口研究与盟 卜2 m a c 模式产生的所有控制信号用来选择数据总线和控制总线的功能，最多 用于两个m a c 设备。 3 + m a c 模式需要对于控制信号进行外部译码，如果这个模式用在3 2 位单向模 式下则最多支持4 个m a c 设备( 3 2 个m a c 端口) ，如果用在6 4 位双向模式下则最 多可支持7 个m a c 设备( 5 6 个) 。 2 3 2 3s t a t u so rn os t a t u s 模式 m a c 设备可能不会提供接收数据的状态信息，因此通过配置寄存器决定是否处 于状态模式或是非状态模式。在状态模式下，期望在同一个端口e o p ( e n do f p a c k e t ) 后面的下一个数据传输时，m a c 提供状态信息，它也许不会发生在一个时 钟周期( 紧接着最近的一个数据周期) ，状态格式由m a c 设备决定，不参与任何内 容和格式。 在6 4 位双向模式下，通常读取一个四字状态，而在3 2 位单向模式下，状态是 一个长字或一个四字( 由r