计算机网络课程数字电子技术习题.doc

数字电子技术习题一填空题1（1011011）2 = ( ) 8 =（_ _）10 =（_ _）16 =（_）8421BCD2( 16.25 ) 10 = ( ) 2 = ( ) 8 = ( ) 16。3TTL三态门的三种可能输出状态是_、_、_。4数字电路中的三极管一般工作于 区和 区，而 区只是一种过渡状态。5CMOS 门电路的闲置输入端不能悬空，对于与门，闲置输入端应当接_电平。6TTL 与非门的多余输入端应接_电平，或者与有用端 _。7（156.75）10 （_）2 （_）8 （_）16。8数字信号的特点是在 上和 上都是断续变化的。9逻辑代数最基本的逻辑关系有 、 、 三种。10多个OC门输出端并联到一起可实现 功能。11. 函数，在 A = 0，B= 1 ,C=1时，输出为 Y =_。12三种基本的逻辑运算是_运算，_运算和_运算。13. 晶体三极管作为电子开关时，其工作状态必须为_状态或_状态。14TTL 与门的多余输入端应接_电平，或者与有用端 _联。15插拔芯片时，应该首先切断 。16布尔代数的基本规则有代入规则，反演规则和_规则。17逻辑函数的四种表示方法是_、_、_和_。18逻辑代数中3种基本运算是 、 和 。19多个OD门输出端并联到一起可实现 功能。20CMOS与门的多余输入端应接_电平，或者与有用端 _。21基本逻辑关系有 逻辑、 逻辑、 逻辑。22. 三态门的“三态”指 ， 和 。 23对于共阴接法的发光二极管数码显示器，应采用 电平输出的七段显示译码器。24n个输入端的二进制译码器，共有 输出端，对于每一组输入代码，有 个输出端具有有效电平。25消除组合逻辑电路竟争冒险的方法有 、 、 等。262n选1 数据选择器有_位地址码。27组合逻辑电路的竞争现象是由 引起，表现为 脉冲。28. 半导体七段数码显示器的接法分为共 接法和共 接法两种形式。29要用n位二进制数为N个对象编码，必须满足 。302n选1 数据选择器有_位地址码。3174LS138正常使用时，= ，= 。32. 输出高电平有效的七段显示译码器可驱动共 接法的七段发光数码管。33. 输出低电平有效的七段显示译码器可驱动共 接法的七段发光数码管。34对于共阳接法的发光二极管数码显示器，应采用 电平输出的七段显示译码器。35.采用总线结构，分时传输数据时，应选用 门。36.逻辑函数的最简与或式的标准是 ， 。374个输入端的二进制译码器，共有 输出端，对于每一组输入代码，有 个输出端具有有效电平。38.用4个触发器构成二进制计数器，计数器的最大模为_。39触发器有 个稳态，存储4位二进制信息要 个触发器。40若使JK触发器异步置1，必须使_， _。41时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。42基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是 。43用n个触发器构成二进制计数器，计数器的最大模为_。44一JK负边沿触发器，当J=1，K=1，来一个CP脉冲，则Qn+1=_。45JK触发器的特性方程是_ _，D触发器的特性方程是_ 。46用3个触发器构成二进制计数器，计数器的最大模为_。47触发器有 个稳态，存储8位二进制信息要 个触发器。48基本RS触发器在正常工作时，它的约束条件是 。50TTL集成JK触发器正常工作时，其和端应接 电平。4时序逻辑电路由 电路和 电路组成，它的输出状态与电路 5132选1 数据选择器有_位地址码。52若使JK触发器异步置0，必须使_， _。53按照触发器是否有统一的时钟控制将时序逻辑电路分为 时序电路和 时序电路。54只读存储器的英文缩写为 。55RAM中的信息代码随时可按指定地址进行 或 ，但当失去电源后，所存储代码将会全部 。56欲将容量为64K4的RAM扩展为容量128K8的RAM，则需要 片64K4的RAM。57欲将容量为8K8位的RAM扩展为容量32K8位的RAM，则需要 片8K8的RAM。58欲将容量为64K8位的RAM扩展为容量128K8位的RAM，则需要 片64K8位的RAM。59存储器的存储容量是指 。60随机存储器的英文缩写为 。61只读存储器在正常工作时，只能 存储代码，而不能 存储代码。当失去电源后，其信息代码不会 。62单稳态触发器受到外触发时进入 态；为了实现高的频率稳定度，常采用 振荡器。63. 施密特触发器可用于对波形进行_或_，还可用于对_进行鉴别。64单稳态触发器有_个稳定状态；多谐振荡器有_个稳定状态。 65为了实现高的频率稳定度，常采用 振荡器；单稳态触发器受到外触发时进入 态。66A/D转换要经过 、 、 和 四个过程。67D/A转换器是将 转换为 。68 A/D转换是将_信号转换为_信号。二判断题1当8421奇校验码在传送十进制数7时，在校验位上出现了1，表明在传送过程中出现了错误。（ ）。2用多个OC门可实现“线与”功能，而用多个OD门却不可实现“线与”功能。（ ）3因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（ ）4. 多个OD门的输出端连接在一起可实现“线与”功能。（ ）5异或函数与同或函数在逻辑上互为反函数。（ ）6若两个函数具有不同的卡诺图，则两个逻辑函数必然不相等。（ ）7当传送十进制数9时，在8421偶校验码的校验位上值应为1。（ ）8TTL门电路的输出端直接相连可以实现“线与”。（ ）9已知 AB + C = AB + D，则可得 C = D 。（ ）10与非门的逻辑规律是“输入有0出0，全1出1”。（ ）11当传送十进制数6时，在8421偶校验码的校验位上值应为1。（ ）12TTL与非门的多余输入端可以直接接地。（ ）13当传送十进制数7时，在8421奇校验码的校验位上值应为1。（ ）14CMOS或非门的多余输入端可以接固定高电平。（ ）15用OD门可以实现“线与”功能。（ ）16TTL与非门的多余输入端可以接固定高电平。（ ）17普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（ ）18四输入的与非门，在逻辑电路中使用时，其中有2个输入端是多余的，应将多余端接地。（ ）19. 多个OC门的输出端连接在一起可实现“线与”功能。（ ）20在逻辑代数中，逻辑变量只有0和1两个取值，且表示数量的大小。（ ）21CMOS门电路中输入端悬空作逻辑0使用。（ ）22TTL或非门多余输入端可以接高电平。（ ）23与门的逻辑规律是“输入有0出0，全1出1”。（ ）24与非运算中，输入与输出的关系是“有1出1,全0出0”。（ ）25优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（ ）26普通TTL与非门的输出端允许直接相连，实现线与。（ ）27一件事的几个条件中只要有一个得到满足,这事件就发生,这是或逻辑。（ ）28组合电路无记忆功能。（ ）29. 用数据选择器可实现时序逻辑电路。（ ）30多位数加法器可利用多个1位全加器通过位数扩展得到。（ ）31共阴LED数码管应与输出低电平有效的译码器匹配使用。（ ）32. 八路数据分配器的地址输入（选择控制）端有8个。（ ）33多位数加法器可利用多个1位全加器通过位数扩展得到。（ ）34共阴LED数码管应与输出高电平有效的译码器匹配使用。（ ）35组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（ ）36译码器和计数器均具有记忆功能。（ ）37优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（ ）38D触发器有记忆功能，JK触发器没有记忆功能。（ ）39D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（ ）40计数器工作时，不需要时钟脉冲触发。（ ）41同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。（ ）42触发器有一个稳态和一个暂稳态。（ ）43D触发器无记忆功能。（ ）44时序逻辑电路和组合逻辑电路均具有记忆功能。（ ）45寄存器属于组合逻辑电路。（ ）46JK触发器有记忆功能，D触发器没有记忆功能。（ ）47异步计数器中各触发器的CP脉冲是一样的。（ ）48. 在触发器逻辑符号中，CP端有小圆圈为下降沿触发。（ ）49同步时序电路的各级触发器共用同一个时钟脉冲。（ ）50计数器的模是指输入的计数脉冲的个数。（ ）51具有 N 个独立的状态，计满 N 个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。（ ）52异步时序电路的各级触发器共用同一个时钟脉冲。（ ）53. RAM的功能是只能读取数据，而不能写入数据。（ ）54一个10244的RAM，有4根数据线，10根地址线。（ ）55ROM的功能是既能读取数据，又能写入和改写数据。（ ）56RAM掉电后数据易丢失，而ROM掉电后仍能保持数据。（ ）57动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。（ ）58D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。（ ）59A/D转换器的二进制数的位数越多，量化级分得越多，量化误差就越小。（ ）60. 采用可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽tw。（ ）61多谐振荡器工作时有两个稳定的状态。（ ）62. 方波的占空比为0.6。（ ）63石英晶体多谐振荡器的振荡频率与电路中的R、C无关。（ ）64单稳态触发器的暂稳态时间与RC成正比。（ ）65动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。（ ）66石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（ ）67用555定时器不能组成施密特触发器。（ ）68用555定时器可以组成单稳态触发器。（ ）69利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态N只是短暂的过渡状态，不能稳定而是立刻变为0状态。（ ）70石英晶体振荡器的振荡频率取决于石英晶体的固有频率。（ ）71555定时器可以构成多谐振荡器、单稳态触发器、施密特触发器。（ ）72施密特触发器能可用于作为幅度鉴别电路。（ ）73石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（ ）74. 采用可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽tw。（ ）75. 555集成定时器在正常工作时，应该将外部复位端接低电平。（ ）三选择题1. 十进制数29用8421BCD码表示为（ ）。A.101001 B.00101001 C. 01001001 D. 1110012下列逻辑函数表达式中与功能相同的是（ ）。 A B C D3当逻辑函数有n个逻辑变量时，其共有( )种变量取值组合。 A. n B. 2n C. n2 D. 2n4在数字电路中，晶体管的工作状态为（ ）。A饱和 B放大 C饱和或放大 D饱和或截止5下列函数中等于A的是（ ）。AA+1； BA（A+B）； C； D6不能将两个门电路的输出端并联使用的门电路是（ ）。ATTL 或非门 BTTL OC 门CTTL 三态门 DCMOS 三态门7. 下列逻辑代数运算错误的是：（ ）AA+A=A； BA=1； CAA= A ； DA+=18. 下列函数中，是最小项表达式形式的是（ ）。A. Y=AB+BC B. Y=ABC+ACD C. D. 9在一个四变量函数中，下列四个选项中为最小项的是（ ）。A. B. A（BC+D） C. D. ACD10. 使逻辑函数为0的逻辑变量组合为（ ）。A. ABC=011 B. ABC=010 C. ABC=000 D. ABC=11011n个不同的逻辑变量可以构成（ ）个最小项。An B2n C D12在一个三变量函数中，下列四个选项中为最小项的是（ ）。AAB+BC BABC CAC+B DBC+A13函数，当变量的取值为（ ）时，将不会出现冒险现象。 AB=C=1 BB=C=0 CA=1，C=0 DA=0，B=014十进制数28用8421BCD码表示为（ ）。A.10 1000 B.0010 1000 C.100101 D.1010115已知逻辑函数，可以肯定Y = 1的是（ ）。A. A = 0，BC = 1 B.BC = 1，D = 1C. AB = 1，C =0 D.C = 1，D = 016. 函数，当变量的取值为（ ）时，将出现冒险现象。A. B=C=1 B. B=C=0 C. A=1，C=0 D. A=0，B=0 17. 下列函数中，是最小项表达式形式的是（ ）。A. Y=AB+BC B. Y=ABC+ACD C. D. 18逻辑函数F=A(AB)=( )。A. AB B.A C.B D. AB19.在下列逻辑电路中，不是组合逻辑电路的有 。A.译码器 B.编码器 C.全加器 D.寄存器20下列逻辑电路中为时序逻辑电路的是( )。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器C2132选择1数据选择器，其输入地址有（ ）位。A2 B3 C4 D522若在编码器中有50个编码对象，则要求输出二进制代码位数为（ ）位。 A. 5 B. 6 C. 10 D. 5023. 属于组合逻辑电路的是（ ）。 A触发器 B. 计数器 C. 移位寄存器 D. 编码器24可用于总线结构进行分时传输的门电路是（ ）。A异或门 B.同或门 C. OC 门 D. 三态门。25. 逻辑函数F=AB+BC的最小项表达式为（ ） AF=m2+m3+m6 BF=m2+m3+m7 CF=m3+m6+m7 DF=m3+m4+m726如果一个二进制编码器有6位输出代码，则该编码器最多可以对（）个输入信号进行编码。A. 8 B. 16 C. 32 D. 642732路数据选择器应有（ ）个选择控制端。A2 B3 C4 D528用四选一数据选择器实现函数，应使（ ）。AD0=D2=0，D1=D3=1 BD0=D2=1，D1=D3=0CD0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=029. 16路数据选择器应有（ ）个选择控制端。A2 B. 3 C. 4 D. 830. 属于组合逻辑电路的是（ ）。A 触发器 B. 计数器 C. 移位寄存器 D. 译码器31如果A/D 转换器输入模拟电压信号的最高频率为5kHz，那么采样频率应为（ ）。A小于等于5kHz B大于等于5kHz C大于等于10kHz D任意值32施密特触发器的输出状态有（ ）。 A一个稳态、一个暂态 B两个稳态 C只有一个稳态 D没有稳态33只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容（ ）。A. 全部改变 B. 全部为0 C. 不可预料 D. 保持不变34同步计数器和异步计数器比较，同步计数器的显著优点是（ ）。A. 工作速度高 B. 触发器利用率高 C. 电路简单 D. 不受时钟CP控制。35用1K4位的DRAM设计4K8位的存储器的系统，需要的芯片数和地址线的根数是（ ）。 A.16片，10根 B.8片，10根 C.8片，12根 D.16片，12根36石英晶体多谐振荡器的突出优点是( )。A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭37. 由八个触发器构成的二进制计数器，它们最多有（ ）种计数状态。A. 8 B. 16 C. 256 D. 6438一个4 位串行数据，输入4 位移位寄存器，时钟脉冲频率为1KHz，经过（ ）可转换为4位并行数据输出。A8ms B4ms C8s D4s39要实现,JK触发器的J、K取值应为（ ）。AJ=0，K=0 BJ=0，K=1 CJ=1，K=1 DJ=1，K=040. 为实现将JK触发器转换为D触发器，应使( )。A.J=D, K= B. K=D, J= C.J=K=D D.J=K=41. 为了把串行输入的数据转换为并行输出的数据，可以使用（ ） A寄存器 B移位寄存器 C计数器 D存储器42. N个触发器可以构成能寄存（ ）位二进制数码的寄存器。A.N-1 B.N C.N+1 D.2N43. 欲使同步RS触发器的状态由01工作，RS触发器的输入端应取（ ）。A. R=S=1 B. R=1, S=0 C. R=S=0 D. R=0, S=1 44同步计数器的特点是（ ）A不同触发器各有不同的时钟 B各个触发器都受同一时钟脉冲控制C与时钟脉冲无关 D各触发器中只有一些是直接受输入时钟脉冲控制45下列电路中，（ ）属于时序逻辑电路。A多路选择器 B.计数器 C.并行加法器 D.译码器46. 对于同步D触发器，欲使，应使输入D=（ ）。A. 0 B. 1 C. D. 47已知时钟脉冲频率为fcp，欲得到频率为0.2fcp的矩形波应采用（ ） A五进制计数器 B五位二进制计数器C单稳态触发器 C多谐振荡器48N进制计数器状态转换的特点是：设定初态后，每来（ ）个计数脉冲CP，计数器重新回到初态。AN BN+1 CN-1 DN+249下列电路中，（ ）属于时序逻辑电路。A计数器 B编码器 C多路选择器 D译码器50. 要实现,JK触发器的J、K取值应为（ ）。A. J=0，K=0 B. J=0，K=1 C. J=1，K=1 D. J=1，K=051. N个触发器可以构成能寄存（ ）位二进制数码的寄存器。A.N-1 B.N C.N+1 D.2N52. 欲使同步RS触发器的状态由10工作，RS触发器的输入端应取（ ）。A.R=S=1 B. R=1,S=0 C. R=S=0 D. R=0,S=1 53. 随机存取存储器RAM具有( )功能。A.读/写 B.无读/写 C.只读 D.只写54用1K4位的DRAM设计4K8位的存储器的系统，需要的芯片数和地址线的根数是（ ）。 A.16片，10根 B.8片，10根 C.8片，12根 D.16片，12根55只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容（ ）。A. 全部改变 B. 全部为0 C. 不可预料 D. 保持不变56一个存储容量为10244 位的RAM，其地址输入码应该是( )位。A4 B8 C1024 D1057将三角波转换为矩形波，应选用_。A单稳态触发器 B施密特触发器 C振荡器 DJK触发器58. 用二进制码表示指定离散电平的过程称为( ) 。A.采样 B.量化 C.保持 D.编码59单稳态触发器的输出脉冲的宽度取决于（ ） A触发脉冲的宽度 B触发脉冲的幅度C电路本身的电容、电阻的参数 D电源电压的数值60为了提高多谐振荡器频率的稳定性，最有效的方法是（ ） A提高电容、电阻的精度 B提高电源的稳定度C采用石英晶体振荡器 C保持环境温度不变数电习题二一 填空题1.（11011010）2=（ ）8=（ ）10 =（ ）2函数的最小项表达式为Y= m（ ）3按照触发器是否有统一的时钟控制将时序逻辑电路分为 时序电路和 时序电路。4TTL与非门多余输入端的处理是 。5基本逻辑关系有 逻辑、 逻辑、 逻辑。6（579）10=（ ）2 =（ ）8421BCD732选1 数据选择器有_位地址码。8TTL或非门多余输入端的处理方法是 。9随机存储器的英文缩写为 。10门电路采用推拉式输出的主要作用是 提高速度，改善负载特性 113 线8 线译码器74LS138 处于译码状态时，当输入A2A1A0=010 时，输出 = 。12（26.125）10=（ ）2 =（ ）1613CMOS 门电路的静态功耗 很低 。随着输入信号频率的增加，功耗也会 增加 14时序逻辑电路由 电路和 电路组成，它的输出状态与电路 状态有关，因此，它具有 功能。15 8 线3线优先编码器74LS148 的优先编码顺序是 、 、 、，输出 。输入输出均为低电平有效。当输入为10101101时，输出为 16若使JK触发器异步置0，必须使_， _。17 3 线8 线译码器74LS138 处于译码状态时，当输入A2A1A0=101 时，输出 = 18CMOS与门的多余输入端应接_电平，或者与有用端 _。19 当变量ABC分别为100 时，AB+BC= ，= ，= 。 20 4个输入端的二进制译码器，共有 输出端，对于每一组输入代码，有 个输出端具有有效电平。21逻辑函数的四种表示方法是_、_、_和_。22多个OD门输出端并联到一起可实现 功能。23TTL集成JK触发器正常工作时，其和端应接 电平。24存储器的存储容量是指 。25. 三态门的“三态”指 ， 和 。 26布尔代数的基本规则有代入规则，反演规则和_规则。27用3个触发器构成二进制计数器，计数器的最大模为_。28对于共阳接法的发光二极管数码显示器，应采用 电平输出的七段显示译码器。29触发器有 个稳态，存储8位二进制信息要 个触发器。30. 采用总线结构，分时传输数据时，应选用 门。二、选择题1十进制数78所对应的二进制数和十六进制数分别为 （A）1100001B，61H （B）1001110B，4EH（C）1100001B，C2H （D）1001110B，9CH2. 在下列逻辑电路中，不是组合逻辑电路的有 。A.译码器 B.编码器 C.全加器 D.寄存器3. 由八个触发器构成的二进制计数器，它们最多有（ ）种计数状态。A. 8 B. 16 C. 256 D. 644逻辑函数的对偶式 （A）；（B）；（C）；（D）5. 十进制数29用8421BCD码表示为（ ）。A.101001 B.00101001 C. 01001001 D. 1110016以下说法中， 是正确的？（A）一个逻辑函数全部最小项之和恒等于1（B）一个逻辑函数全部最大项之和恒等于0（C）一个逻辑函数全部最小项之积恒等于1（D）一个逻辑函数全部最大项之积恒等于17一个4 位串行数据，输入4 位移位寄存器，时钟脉冲频率为1KHz，经过（ ）可转换为4位并行数据输出。A8ms B4ms C8s D4s8逻辑函数F (A,B,C)= m (0，1，4，6)的最简与非-与非式为 （A）；（B）；（C）；（D）9一个存储容量为10244 位的RAM，其地址输入码应该是( )位。A4 B8 C1024 D1010下列逻辑函数表达式中与功能相同的是（ ）。 A B C D11某集成电路芯片，查手册知其最大输出低电平VOL（max）=0.5V，最大输入低电平VIL（max）=0.8V，最小输出高电平VOH（min）=2.7V，最小输入高电平VIH（min）=2.0V，则其低电平噪声容限VNL= C 。（A） 0.4V （B）0.6V （C）0.3V （D）1.2V注：高电平噪声容限：VNH=VOH(min)-VIH(min) 低电平噪声容限：VNL=VIL(max)-VOL(max)12TTL与非门的低电平输入电流为1.0mA，高电平输入电流为10A，最大灌电流为8mA，最大拉电流为400A，则其扇出系数为N= A 。（A） 8 （B）10 （C） 40 （D）20注：驱动门输出为高电平时的扇出系数（拉电流工作时）N=IOH(拉电流)/IIH（负载门输入电流）;驱动门输出为低电平时的扇出系数（灌电流工作时）N=IOL(灌电流)/IIL(负载门)13当逻辑函数有n个逻辑变量时，其共有( )种变量取值组合。 A. n B. 2n C. n2 D. 2n14若在编码器中有50个编码对象，则要求输出二进制代码位数为（ ）位。 A. 5 B. 6 C. 10 D. 5015在数字电路中，晶体管的工作状态为（ ）。A饱和 B放大 C饱和或放大 D饱和或截止16下列函数中等于A的是（ ）。AA+1； BA（A+B）； C； D17要实现,JK触发器的J、K取值应为（ ）。AJ=0，K=0 BJ=0，K=1 CJ=1，K=1 DJ=1，K=018不能将两个门电路的输出端并联使用的门电路是（ ）。ATTL 或非门 BTTL OC 门CTTL 三态门 DCMOS 三态门19将三角波转换为矩形波，应选用_。A单稳态触发器 B施密特触发器 C振荡器 DJK触发器20如图1所示LSTTL门电路，当EN =0时，F的状态为 。（A） （B）；（C）；（D） 21同步计数器的特点是（）A不同触发器各有不同的时钟 B各个触发器都受同一时钟脉冲控制C与时钟脉冲无关 D各触发器中只有一些是直接受输入时钟脉冲控制22下列电路中，（ ）属于时序逻辑电路。A多路选择器 B.计数器 C.并行加法器 D.译码器23OC门组成电路如图2