（微电子学与固体电子学专业论文）应变硅mos器件阈值电压模型研究.pdf

摘要 摘要 应变硅技术通过在m o s f e t 器件的沟道中引入应力来提高载流子的迁移率， 从而提升器件的性能，而且应变硅技术以体s ic m o s 工艺为基础，不需要太过复 杂的工艺，因而正在作为一种廉价而高效的技术得到越来越广泛的应用，延续着 摩尔定律的发展。 本文修正了应变硅和应变s i g e 的材料参数以及能带模型，建立了应变s g o i p m o s 器件内电势分布的二维泊松方程，通过代入边界条件求解方程，得到了较 为精确的阈值电压模型。然后采用m a t l a b 软件对其仿真分析，证明了该模型的正 确性。 为了解决现有应变器件存在的短沟道效应严重、亚阈值斜率增大等问题，本 文提出了一种双栅应变硅s o im o s f e t 新结构，并设计了一套基于现有c m o s 工 艺的制造流程。通过求解二维泊松方程，建立了双栅应变硅的阈值电压模型。随 后采用m a t l a b 软件对其仿真分析，证明了双栅应变硅器件能很好地抑制短沟道效 应，栅长可缩短至2 5 n m 。利用建立的阈值电压模型，本文还模拟了器件关键参数 ( 如栅氧化层厚度、应变硅厚度、g e 组分等) 对器件性能的影响。根据模拟的结 果，对这些参数进行优化，提出了较为合理的器件参数值。 关键词：应变硅m o s 器件阈值电压双栅 a b s t r a c t a b s t r a c t b yi n t r o d u c i n gs t r e s si n t o t h ec h a n n e lo fm o s f e td e v i c e ，s t r a i n e d - s i l i c o n t e c h n o l o g yi m p r o v e st h ec a r r i e r sm o b i l i t y , t h u se n h a n c e st h ep e r f o r m a n c e so ft h e d e v i c e i na d d i t i o n , b a s e do nt h ep r o c e s so fb u l k - s ic m o s ，s t r a i n e d s i l i c o nt e c h n o l o g y n e e d sn oc o m p l e xp r o c e s s ，i sw i d e l ya p p l i e da sac h e a pa n de f f i c i e n tt e c h n o l o g yt o c o n t i n u et h ed e v e l o p m e n to f m o o r e sl a w t i l i st h e s i sr e v i s e st h em a t e r i a l p a r a m e t e r s a n de n e r g yb a n dm o d e l so f s t r a i n e d - s i l i c o na n ds t r a i n e d - s i g ed e v i c e s ，e s t a b l i s h e st w o - d i m e n s i o n a lp o i s s o n s e q u a t i o n so fe l e c t r i cp o t e n t i a ld i s t r i b u t i o ni ns t r a i n e d - s g o ip m o sd e v i c e b yu s i n g b o u n d a r yc o n d i t i o n st os o l v et h e s ee q u a t i o n s ，a l la c c u r a t et h r e s h o l dv o l t a g em o d e li s o b t a i n e d t h e nt h ec o r r e c t n e s so ft h i sm o d e li sp r o v e db ys i m u l a t i o na n da n a l y s i su s i n g m a t l a bs o f t w a r e i no r d e rt os o l v et h ep r o b l e m so fs t r a i n e d - d e v i c e ，s u c ha s ：s e r i o u ss h o r t - c h a n n e l e f f e c t s ，i n c r e a s eo fs u b - t h r e s h o l ds l o p ea n ds oo n , t h i st h e s i sp r e s e n t san o v e ls t r u c t u r e c a l l e dd u a l - g a t es t r a i n e d s i l i c o ns o im o s f e t , a n dd e s i g n sap r o c e s sw h i c hi sb a s e do n e x i s t i n gc m o sm a n u f a c t u r i n gp r o c e s s b ys o l v i n g t h et w o - d i m e n s i o n a lp o i s s o n s e q u a t i o n so ft h i sd e v i c e ，at h r e s h o l dv o l t a g em o d e li s e s t a b l i s h e d a f t e rt h a t , t h e t h r e s h o l dv o l t a g eo ft h i sn o v e ls t r u c t u r ei ss i m u l a t e du s i n gm a t l a b 1 h er e s u l t sp r o v e t h a tt h i sd u a l - g a t es t r a i n e d - - s i l i c o nd e v i c ec a nc o n t r o ls h o r t - c h a n n e le f f e c t sw e l la n dh a s am i n i m u n lg a t el e n g t ho f2 5 n m w i t ht h ee s t a b l i s h e dt h r e s h o l dv o l t a g em o d e l ，t h e e f f e c t so fc h a n g e si n k e yd e v i c ep a r a m e t e r s ( s u c ha sg a t e o x i d et h i c k n e s s ， s t r a i n e d - s i l i c o nt h i c k n e s s ，c o m p o s i t i o no fg e ，c t c ) o nd e v i c ep e r f o r m a n c ea r ea l s o s i m u l a t e d a c c o r d i n gt ot h e s es i m u l a t i o nr e s u l t s ，as e to fo p t i m a ld e v i c ep a r a m e t e r sa r e p r o p o s e d k e y w o r d ：s t r a i n e d - s im o s d e v i c et h r e s h o l d - v o l t a g e d u a l - g a t e 西安电子科技大学 学位论文独创性( 或创新性) 声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师的指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以 标注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究 成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过 的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切法律责任。 本人签名：至渔硅 日期：丝丝：! ：! z 西安电子科技大学 关于使用授权的声明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生 在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本人保证毕业 离校后，发表论文或使用论文工作成果时署名单位仍然为西安电子科技大学。学 校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部 或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证， 毕业后结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。一 ( 保密的论文在解密后遵守此规定) 本人签名一一差塑壁 导师签名： 日期：亟臣：! ：2z 日期：珥虬扛磐 第一章绪论 第一章绪论 1 1 应变硅研究现状 随着集成电路产业的发展，晶体管的尺寸越来越小，单位面积上的晶体管数 量遵循摩尔定律随时间指数增长，晶体管的性能也不断提升，器件的成本持续下 降。目前，以c m o s 器件等比例缩小为动力的硅集成电路技术已迈入纳米尺度， 并将继续遵循摩尔定律进一步缩小器件尺寸，以满足芯片微型化、高密度化、高 速化和系统集成化的要求。但是，当特征尺寸缩小到纳米尺度后，传统的平面结 构将面临诸多难题：1 ) 短沟道效应非常严重；2 ) 栅介质厚度逐渐减小到接近l n m ， 沟道隧穿、关态漏电、功耗密度增大、迁移率退化等物理极限使器件性能恶化；3 ) 结深的进一步减小导致驱动电流大幅减i x ；4 ) 多晶硅栅的电阻随着栅长的变短而 急剧增大等等。采用传统的减小特征尺寸来提高器件性能的方法越来越受到成本 和技术的限制，等比例缩小技术面临越来越严峻的挑战【1 】【2 】。 为了进一步提高晶体管性能，人们开始更多地去寻找其它增强器件性能的方 法。如今，新材料、新工艺和新器件结构的研究成为人们的首选。其中，备受关 注并且已得到广泛应用的就是应变硅技术。低成本、高效益、以及具有与目前工 艺的良好兼容性的应变硅技术成为国内外关注的焦点，并且已得到广泛应用。 应变硅技术( s t r a i n e ds i l i c o n ) 将应变引入了以s i 为基础的集成电路和器件【3 】。利 用应变导致的s i s i g e 能带不连续性，可以设计出新型的半导体器件，制作高频、 高速器件和电路。同时，利用s i 和s i g e 材料的晶格失配产生的张应变或压应变效 应可以获得具有特殊性能的应变材料，从而提高载流子的迁移率l 4 】【5 1 ，使得s i 基 c m o s 器件在相同的晶体管尺寸条件下获得更大的性能提升。此外，应变硅还具 有能带结构可调、与传统的体硅工艺兼容等优点【6 】。如果在现有的许多集成电路生 产线中采用应变硅材料，不但可以在基本不增加投资的情况下使生产出来的s i c m o si c 芯片性能明显改善，而且还可以大大延长花费巨额投资建成的i c 生产线 的使用年限。 因此，应变硅技术具有很好的应用前景。在目前的集成电路产业中，应变硅技 术已经被成功应用到9 0 、6 5 、4 5 n m 的高性能逻辑技术中。预计当应变硅技术足够 成熟时，它将成为制造高速器件的首选，并将在低功率芯片、模拟和低噪声射频 元件等移动通讯产品等领域得到更广泛的应用。此外，由于应变硅器件能在低工 作电压下得到较大的驱动电流1 7 j ，在不久的将来，应变硅技术还可在便携式应用领 域发挥更大的作用，如p d a 、笔记本电脑等。 近年来，国内外基于应变材料的器件研究发展迅速，应变材料及其相关器件 2应变硅m o s 器件阈值电压模型研究 的优势及潜在的优越特性愈来愈引起世界各国的极大兴趣和关注。目前，国外对 应变硅、应变s i g e 器件及电路的研究已经进入了商用化的阶段。全球各大主流半 导体公司也均宣布在应变s i s i g e 异质结双极晶体管( s i g eh b t ) 、应变硅c m o s 的制造技术上有所突破。 2 0 0 4 年i n t e l 公司新推出采用应变硅技术的9 0 n mp e n t i u m 4 芯片，芯片性能提 高1 0 2 0 ，频率高达3 4 g h z ，实现了c p u 遵循摩尔定律的第1 4 次更新换代； m m 采用应变硅和s 0 1 技术使其p o w e r p c 和a m d 公司的a t h l o n 6 4 芯片的工作频 率分别提高了7 和1 2 。在2 0 0 4 年i e d m 会议上，i n t e l 给出了第2 代应变硅的 性能总结，在6 5 n m 工艺下，应变硅技术显著地提高了c m o s 器件的性能。 2 0 0 5 年，a m d 、m m 以及东芝公司发布了他们的第三代应变硅技术，该技术 采用9 0 n m 工艺将器件制造在s o i 衬底上，并等比缩d , n6 5 n m ，在n m o s 器件中 结合了双应力衬垫和应力记忆技术，同时在p m o s 器件中埋入了s i g e 层。使得 p m o s 和n m o s 饱合驱动电流分别增大了5 3 和3 2 ，并使生产速度提高了4 0 。 2 0 0 5 年1 2 月的i e d m 会议上，i n t e l 等公司又展示了其应用于6 5 n m 节点的应 变硅技术，并且预言即使在4 5 n m 的技术层次，单是依靠尺寸缩小已不能达到所需 的芯片性能，未来业界将转向新的应变硅技术及其器件的研究，以使摩尔定律仍 能继续适用。应变硅技术为高速、高性能器件与电路的发展开辟了新的途径，以 集成电路为代表的微电子技术正在进入应变硅技术的时代。 从这些年的研究进展可以看到，随着对应变硅器件研究的深入，研究重点逐 渐由单一的s i g eh b t 器件延伸至基于应变s i s i g e 材料的m o s f e t 和s g o i ( s i g e o ni n s u l a t 0 0 等器件嗍例。 为了更好地研究、应用这些新型的应变硅m o s 器件，建立其精确阈值电压模 型是非常有必要的。阈值电压是半导体器件表面开始呈强反型时所需加的栅源电 压，是反映器件性能的重要参数。但是到目前为止，人们对阈值电压的研究大多 是采用耗尽层近似的方法，通过求解一维泊松方程得到应变硅m o s f e t 的长沟道 阈值电压模型。由于只考虑了垂直于沟道平面方向的电场变化，而忽略了沿沟道 方向电场变化的影响，这种一维的阈值电压模型只能适用在沟道较长情况，而很 难用于模拟必须考虑短沟道效应的深亚微米甚至纳米量级器件。还有一种所谓的 准二维模型则是采用了缓变沟道近似的方法，即假定沿沟道方向的电势分布与其 离源端的距离成平方关系，将一维泊松方程扩展成二维方程，得到了近似的二维 阈值电压模型。但是这种模型也只是一维模型的扩展，并不能精确反映阈值电压 特性。华中科技大学的徐静平【l o 】通过先建立长沟道模型，再在其基础上考虑短沟 道效应修正，得出了准二维模型，但是仍然不够精确，因为在建模的一开始，便 忽略了漏源电压的影响。因此，精确模拟沿沟道方向的电势分布，建立二维的泊 松方程，得出短沟道器件的二维阈值电压模型对精确模拟器件的性能非常重要。 第一章绪论 另外，虽然与无应变器件相比，应变沟道器件有很明显的技术优势。但当前 报道的应变沟道器件仍存在一些问题，主要是栅控能力太差，以及低场下的阈值 电压漂移、亚阈值斜率增大等，如果不解决这些问题，应变硅器件的发展和应用 将受到很大的限制。因此如何解决这些问题，在保持应变硅的高迁移率的同时又 提高其栅控能力，避免严重的短沟道效应，使其继续满足人们对进一步提升器件 性能的需要，已经成为一个新的挑战。 国内硅基应变技术的研究起步较早，对硅基应变材料和器件开展了大量的研 究，但由于工艺条件所限，研究工作仍处于探索阶段，与国外研究水平差距较大i l 。 目前，国内对应变硅技术的研究主要集中于大专院校和科研院所，如清华大学、 北京大学、西安电子科技大学、电子科技大学、中电集团二十四所、东南大学、 中科院微电子所等单位在应变硅材料和器件研制、物理模型建立、器件性能模拟 等方面进行了较多的研究工作，具备了进一步研究硅基应变技术的技术基础。 1 2 应变硅发展趋势 对应变硅技术来说，决定其能否在工业中应用有两个重要因素：一是应变硅技 术对器件性能的改善效果，另一个是应变硅技术的工艺复杂性，将应变硅工艺整 合到集成电路的制造工序后，是否会严重影响电路的成品率、可靠性和成本。目 前引入应变的技术主要有全局应变技术和局部应变技术。其中，全局应变技术包 括应变硅表面沟道m o s f e t 、应变硅埋层沟道m o s f e t 、s g o im o s f e t 、s s o i m o s f e t 等，它们对迁移率具有较好的改善作用，工艺也比较简单，但是晶格中 存在的缺陷较多，必须严格控制，要在保证较高可靠性的条件下得到较大的沟道 应力，难度很大【1 2 】；相对来说，局部应变技术引入的缺陷要少很多，得到的应变 硅层质量也普遍高于全局应变技术。因此，虽然在现阶段全局应变技术的使用相 对较多，但是随着研究的深入和工艺技术的发展，局部应变技术将成为更重要的 发展方向，也将成为研究的重点。此外，在应变硅c m o s 工艺中，为了得到更大 的性能提升，一般针对n m o s 和p m o s 器件分别采用不同的应变方法，这显然增 加了工艺的难度和成本。因此研究一套兼容的工艺来同时得到张应变的n m o s 和 压应变的p m o s 变得很有必要。 随着应变硅技术的发展，人们对器件性能的要求交得越来越高。但是由于应变 沟道中的载流子迁移率的提升能力有限，载流子的速度已接近饱和，采用单一应 变技术的应变器件已经很难满足人们对性能提升的要求。因此，除了完善现有的 各种应变硅技术并开发新的技术以外，在同一个器件的沟道中采用两种或两种以 上的应变技术结合应用，以期进一步改善器件性能，是目前研究的一个重要方向。 目前已经有一些创新性的多种应变技术整合的工艺方法被提出来了，例如将 4 应变硅m o s 器件阈值电压模型研究 s s d o i 与张应力帽层结合，可比仅采用张应力帽层得到更多的性能改善，n m o s 性能增强提升1 8 ；将压应力帽层与s i g e 源漏工程这两项对p m o s 器件有良好 效果的应变技术结合在一起，可以起到更好的应变增强效果，p m o s 性能提升5 3 。 另外，由于应变硅只是单纯地改变了器件沟道的载流予迁移率，对沟道的长度 没有实质性的影响，因此纯应变硅器件的沟道长度只能缩小至5 0 n m 左右，不能满 足特征尺寸进一步减小的要求。而且在较小的特征尺寸下，应变硅器件也出现了 比较严重的短沟道效应，包括d i b l 严重、亚阈值斜率增大、泄漏电流增大、频率 特性变差等一系列问题。采用新的器件结构来改善应变硅器件的栅控能力将起到 事半功倍的效果。 1 3 本文工作目的及内容 本文的工作目的在于研究应变硅m o s 器件阈值电压的二维模型以及建立新型 的应变硅m o s 器件结构。 为了建立较为精确的应交硅m o s 的阂值电压模型，本文分析了应变硅的晶格 结构和能带结构，研究了应变硅应力大小随应力的变化情况，讨论了各种应变作 用下的应变硅和应变s i g e 材料参数以及能带宽度的变化。在此基础上，建立了应 变s g o ip m o s 器件内电势分布的二维泊松方程，并通过边界条件求解方程，得出 可用于精确模拟短沟道效应的二维阈值电压模型。 为了解决应变硅器件在特征尺寸减小带来的一系列问题( 如短沟道效应越来越 严重、栅控能力下降、亚阈值斜率增大等) ，本文把应变沟道技术和双栅技术结合 起来，提出了一种制作在s o i 衬底上的双栅应变硅m o s f e t 器件新结构，并设计 了一套基于当前c m o s 基本工艺实现双栅应变硅制备的方法。为了研究这种新型 器件的性能，本文通过求解二维泊松方程，建立了双栅应变硅的阂值电压模型。 采用m a t l a b 软件对模型进行仿真分析，证明了双栅应变硅器件能很好地抑制短沟 道效应，栅长可缩短至2 5 n m ，具有很好的应用前景。利用建立的阈值电压模型， 本文还研究了器件的关键参数( 如栅氧化层厚度、应变硅厚度、g e 组分等) 对器 件性能的影响。根据模拟的结果，对这些参数进行优化，提出了较为合理的器件 参数值。 基于上述工作，本论文各章内容的具体安排如下： 第一章：绪论。综述应变硅、应变s i g em o s f e t 的国内外研究发展状况以及 面临的问题，讨论了应变硅技术的发展趋势，概述了本文的工作目的及主要内容。 第二章：应变硅晶格结构及器件结构。研究应变硅的晶格及能带结构等物理 特性随应力的变化，并进步分析了应变硅迁移率提高的机理。研究了国内外最 近报道的应变硅m o s 器件结构，分析了它们的优缺点。 第一章绪论 第三章：应变硅器件参数模型及阈值电压模型。对应变器件的部分物理参数 模型进行修正，建立了s g o ip m o s 器件的阈值电压模型。 第四章：新型双栅应变硅m o s f e t 设计与实现。研究了目前应变硅技术面临 的主要问题，针对这些问题，提出了一种双栅应变硅m o s f e t 新结构，并设计了 一套基于现有的c m o s 基本工艺制备这种新器件的方法。 第五章：双栅应变硅m o s f e t 阈值电压模型。建立了双栅应变硅m o s f e t 的 阈值电压模型，研究了双栅应变硅器件对短沟道效应的抑制效果。模拟了器件关 键参数( 如栅氧化层厚度、应变硅厚度、g e 组分等) 对器件性能的影响，并优化 了器件结构参数。 第六章：结果与讨论。总结了本论文所做的工作和主要成果，以及需进一步 深入和改善的工作。 第二章应变硅晶格结构及器件结构7 第二章应变硅晶格结构及器件结构 与普通器件相比，应变硅技术的特征是在器件的导电沟道中产生一定大小的 应变，通过应力改变载流子迁移率，从而达到提高电流驱动能力的目的。本章首 先分析了应力对应变硅晶格结构和能带结构的影响，阐述了应变提高载流子迁移 率的内在机理。然后研究了各种应变硅m o s f e t 结构，并比较了它们的优缺点。 2 1 应变硅品格结构 g e 和s i 的单晶均为金刚石型立方晶体结构，g e 的晶格常数比s i 大4 2 ，两 种材料能以任何比例互溶，形成s i l 嚷g e o , 固溶体。当晶格常数较大的g e 原子掺入 s i 晶体时，得到的s i l x 魄固溶体的晶格常数大于s i 晶体的晶格常数。当两种材 料均匀掺杂时，其晶格常数理论上遵从v e g a r d 模型，其理论模型及实验模型可用 式( 2 1 ) g l ( 2 2 ) 表征【1 3 】。 理论模型： j 嘲= 魄+ ( 魄) 冁2 + o 2 0 0 3 2 6 ( x - x 2 ) ( 2 - 1 ) 实验模型：魄，嘲= 5 4 31 + 0 0 19 9 2 x + 0 0 0 0 2 7 3 3 x ? ( 2 - 2 ) 式中，x 为s i l x g e , ,g e 的摩尔组分，魄、口& 翩分别为s i 、g e 、s i l x 呶 晶体的晶格常数。 从表达式( 2 1 ) 、( 2 - 2 ) 可以看出，g e 摩尔组分x 0 时，s i l 略g e o , 晶格常数明显大 于s i 晶体的晶格常数，并且随着x 的增大而增大。驰豫锗硅和硅的晶格结构见图 2 1 所示。 s i ( k 图2 1 驰豫锗硅和硅的晶格结构 采用赝形生长技术在硅衬底上淀积s i g e 薄膜或在驰豫s i g e 衬底上淀积硅薄 膜时，衬底层及淀积的薄膜层之间将产生晶格失配。如果淀积的薄膜厚度在临界 厚度范围内，得到的薄膜层将被拉伸或者压缩，具有衬底层的晶格常数，同时也 获得了平行于衬底平面方向的应力。图2 2 给出了采用这种方法得到的晶格结构， 图2 2 ( a ) 为在驰豫s i g e 衬底上淀积硅薄膜形成双轴张应力的晶格结构图，2 2 ( b ) 为 8 应变硅m o s 器件阈值电压模型研究 在硅衬底上淀积s i g e 薄膜形成双轴压应力的晶格结构图。 需豳蕊 劁 ( a ) 张应变( 在驰豫s i g e 衬底上淀积s i 薄膜) c o ) 压应变( 在s i 衬底上淀积s i g e 薄膜) 图2 2 双轴应变后的晶格结构 在驰豫s i g e 衬底上淀积硅薄膜的情况下，由于驰豫锗硅的晶格常数比硅的晶 格常数大，硅薄膜受到平行衬底平面的张应力作用，为了保持平衡，界面上硅的 晶格常数将被拉大；同理，在硅衬底上淀积s i g e 薄膜的情况下，由于硅的晶格常 数较小，s i g e 薄膜中形成了平行衬底平面的压应力，s i g e 的晶格常数变小。 随着g e 组分的增加，晶格失配的程度随之加深，应变层所受到的应力也随之 增加。当应变层超出一定厚度后，其中的应力将随着厚度的增加而逐渐减小，直 至应变特性消失。在保持材料应变特性不变的情况下，外延生长的最大厚度称为 临界厚度，临界厚度是应变硅器件的一个重要参数。当外延层厚度超过临界厚度 时，就会消耗外延层与衬底之间的弹性应变能量，产生失配位错来释放应力，使 外延应变层发生弛豫。大量的失配位错产生的缺陷将影响材料的电学、光学和热 学特性，降低器件的性能。外延层厚度大于临界厚度时的晶格结构见图2 3 。 图2 3 外延层厚度大于临界厚度时的晶格结构 当前已经研究出很多模型来预测应变层的临界厚度。v a n d e rm e r w e 通过产生 篓r学 r 夺茳球 曩。 第二章应变硅晶格结构及器件结构 9 周期排列的位错能使系统的总能量最小化，提出了如式( 2 3 ) 所示的临界厚度的热 动力学平衡模型。 睁1 6 1 9 - n n 2n l l w - v v j t , f 6 ) ( 2 - 3 ) 式中，见为临界厚度值；，为外延层的泊松比；f 为外延层和衬底之间的失配；b 为滑移距离，对失配位错指的是b u r g e r s 矢量，对于体硅衬底，b = 0 4 r i m 。 m a t t h e w s 和b l a k e s l e e 采用一个等价的能提供螺位错增殖的力平衡方法，得到 了式( 2 - 4 ) 所示的临界厚度。 吃11 - v c ，o s 2 0 h ( 钏 忙二，m l 言+ 1 川 式中，0 为位错线与它本身的b u r g e r s 矢量之间的夹角，九为b u r g e r s 矢量与在界面 处垂直于位错线的方向的夹角。弛豫s i l - x g e ) 【衬底上应变s i ，纯s i 和g e 之间的失 配为0 0 4 1 7 ，对a 2 6 0 0 型位错c o s o - - - - c o s a , = o 5 ，则上式简化为式( 2 - 5 ) 所示。 瞳= 2 2 9 6 9 x 一1 2 6( 2 5 ) 2 2 应变硅能带结构 1 应变硅导带结构 应力及晶格失配的引入会导致晶体导带结构的改变。驰豫硅与应变硅导带等 能面及应变硅导带能带分离示意图如图2 4 所示。 ii 拿7 。 卜。 一 l i t 7 i 岛、i 一 9 i i 肠6 4 2 u n s t r a i ns i s t r a i ns i ( a ) 弛豫硅与应变硅导带等能面( b ) 应变硅导带分离示意图 图2 4 应变硅导带结构 体硅的导带底能谷是沿布里渊区 方向中心到边界处的六个等同的旋转 椭球面。在张应力作用的情况下，导带底附近的六度简并能谷6 分裂成两组分立 的能谷：一组为二重简并能谷2 ，另一组为四重简并能谷4 。其中2 能谷仍近似 1 0应变硅m o s 器件阈值电压模型研究 为旋转椭球面，其能量极小值降低；4 能谷近似为扁椭球面， 两组能谷之间的能量分裂值a e 。，刚i t 由式( 2 6 ) 决赳1 4 1 。 幔，枷= 0 6 7 x0 矿) 式中，y 是弛豫s i i - y g e y 衬底的g e 组分。 能量极小值升高。 ( 2 6 ) 因此，在s i g e 缓冲层上生长张应变硅层，能够在s i s i g e 异质结界面处形成 足够大的导带偏移量，有利于形成二维电子量子阱。根据能量最低原理，电子倾 向于占据能量较低的二重简并导带2 能谷。理论研究【1 5 】表明：2 能谷里的电子分 布随着s i g e 衬底的g e 组分的增大而增加，当g e 组分达到2 0 时，电子几乎全部 集中在2 能谷。更多的电子占据2 能谷，使得平行于异质结界面的传导有效质量 减小，导带电子有效质量变轻。 2 应变硅价带结构 应力及晶格失配的引入也会导致应变硅价带结构的改变，主要体现在轻重空穴 带的分离。在张应力作用下，应变硅价带分离示意图如图2 5 所示。 一jl i n - p l a n e o u t - o f - p l a n e 。 ? 一一7 r 、 h h 、 i厂 l i tj fs 0 。j弋。 哕一 - - 己 7 i n - p l a n e ， ， h h ；7 f fs o ( a ) 弛豫硅价带结构 ( b ) 应变硅价带结构 图2 5 应变硅价带分离 从图2 5 可以观察到，张应变使r 点简并的轻、重空穴带分离，轻空穴带( l h ) 能量升高，重空穴带( h h ) 能量下降，并且自旋一轨道耦合分裂能带( s o ) 能量降低， 轻、重空穴能带在r 点的能量分裂值e i h s p l i t 表示为【1 6 1 。 a e l 一日舢= 0 3 8 x ( e v ) ( 2 。7 ) 式中x 是弛豫s i i x 呶衬底的g e 组分。 由于张应变使价带轻空穴带比重空穴带高，空穴将趋向于分布在能量较高的 轻空穴带，从而降低了空穴的电导有效质量。可近似的认为，应变硅空穴有效质 量等于体硅的轻空穴带有效质量嘲0 1 6 t o o 。 生长在弛豫s i g e 层上的应变硅的能带变化与s i g e 中g e 的组分之间的关系如 图2 6 所示。其中，2 、4 分别表示应变硅的两组导带能谷。l h 、h h 、s o 分别 第二章应变硅晶格结构及器件结构 表示应变硅价带中的轻空穴带、重空穴带和自旋一轨道能带。 图2 6 应变硅能带变化与弛豫s i g e 中g e 组分的关系 2 3 应变硅器件的迁移率 应力对应变硅器件电子迁移率的影响可以归结于两个主要的因素【l7 】：一个因 素是平均有效质量的减小，从图2 4 可以看出，在双轴应变硅层的导带中，双轴应 力导致2 能谷和能谷之间简并消失，2 能谷的能级相对于4 能谷的能级显著 下降，因此电子优先占据有效质量较小的2 能谷，相当于减小了整个沟道内的等 效电导有效质量历缸1 5 】，有利于迁移率的增加；另一个因素是电子散射几率的降低， 由于应变消除了导带能谷之间的简并，a 2 与4 能谷之间产生了能量分裂，导致2 能谷与4 能谷之间的谷间声子散射几率减小，目前很多实验都表明，应力越大， 能谷间能级分裂越显著，谷间声子散射几率越小。因此应力使得应变硅器件的电 子迁移率获得较大的提升。 应力对应变硅器件空穴迁移率的影响体现在：一方面由于双轴张应力降低了 晶体的对称性，部分消除了价带带边的简并，导致了价带能级的分裂，具体来说， 是重空穴能带下降，轻空穴能带上升，使得原来的第一子带由重空穴带特性逐渐 转变为轻空穴带特性，有利于空穴迁移率的提高；另一方面，轻重空穴的电导有 效质量都随应力增大而增大，这是导致空穴迁移率的提高的不利因素。空穴迁移 率的提高主要是这两种因素相互竞争、共同作用下的结果。 另外，随着轻重空穴能级分裂的增大，应变对散射抑制也会逐渐增强【1 8 】，这 也有利于空穴迁移率的提高。虽然从理论上来说，通过减小谷间散射( i n t e r - v a l l e y s c a t t e r i n g ) 也可以显著地增加空穴迁移率，但是对于当前的工业生产来讲，这是很 难实现的。因为只有轻重空穴能带的能级分裂值大于6 0 m e v t l 9 】【2 0 】时才可能得到较 大的谷间声子散射抑制效果。而在通常的应力小于1 g p a 条件下，能带分裂小于光 1 2 应变硅m o s 器件阈值电压模型研究 学声子能量( 6 0 m e v ) ，并不能显著降低空穴的谷间散射。所以应变硅p m o s f e t 中 空穴的迁移率增大主要是由于电导率有效质量的减小。 由于导带和价带的能级分裂能随晶体中应力的增大而增大，电子和空穴的迁 移率也会随着应力的增大而得到提升。但是，这个提升不可能是无限度的，因为 对于生长在弛豫s i g e 衬底上的应变硅来说，当衬底中的g e 含量为2 0 时卜两组 能谷间的能量差可以达到o 1 5 e v ，迁移率增加的幅度就趋于饱和。这是因为随着 应力的增大，简并能谷间的能量差也不断增大，当能量差值达到一定程度时，载 流子的分布和谷问散射几率都将趋于恒定，此时即使再增加衬底的g e 含量，迁移 率也不会得到明显的改善。不仅如此，当弛豫衬底中g e 含量大于4 0 时，迁移率 反而有降低的可能，这是由于随着s i g e 中g e 含量的增大，晶格失配将会越来越 严重，在s i g e 与应变硅界面将会产生大量的位错缺陷，这些缺陷将俘获电子成为 带电中心，对电子的运动造成库仑散射，从而降低了电子的迁移率，使器件性能 恶化。因此，为得到较大的电子迁移率的提升，弛豫s i g e 衬底中的g e 含量选取 2 0 - 4 0 为宜。 2 4 应变硅m o s f e t 结构 近年来，由于应变硅技术具有低成本、高效益等优势，一直是国内外研究者 们关注的焦点。目前已有的应变硅器件的结构按工艺方法可分为两大类，一类是 通过采用局部应变技术制造的应变硅结构【2 1 - 2 3 1 ；另一类是采用全局应变技术制造 的应变硅器件结构。 由于采用局部应变引入技术需要非常先进的工艺设备，而目前国内的工艺线 水平和国外相比普遍偏低，引进国外先进设备耗资巨大，不符合我国国情。全局 应变引入方法是在衬底的制备过程中引入应变的，即在硅片上外延生长应变s i 弛 豫s i g e 层、不影响后续器件的制作过程，并且工艺较为简单，可以提升国内现有 工艺设备的使用价值，是国内研究应变c m o s 器件的一条可行之路。所以本节主 要介绍采用全局应变技术制造的器件结构。目前国内外报道的采用全局应变技术 的应变硅m o s f e t 器件结构主要有应变硅表面沟道结构、应变硅埋层沟道结构。 另外通过把应变s i g e 与绝缘体上硅( s o i ) i 艺结合，可以开发出绝缘体上的应变器 件结构，如s g o i 、h o i 、s s o i 等1 2 4 。 ( 1 ) 应变硅表面沟道n pm o s f e t 表面应变硅沟道结构m o s 器件是所有应变硅m o s 器件中最常用的【2 5 j ，其结 构示意图见图2 7 。在弛豫硅锗上生长应变硅层时，导带偏移量比价带偏移量大， 适合用来做n m o s f e t ；而在弛豫硅上生长应变硅锗层时，引起的价带偏移量比导 带偏移量大，适合用来做p m o s f e t 。 第二章应变硅品格结构及器件结构 具体的制造工艺是：首先在硅衬底上外延生长g e 组分渐变的过渡层，然后生 长固定组分的弛豫s i g e 层，最后生长应变硅层。用这种方法得到的表层硅就具有 了为一定大小的双轴张应力，其沟道中的应力大小和载流子迁移率随弛豫s i g e 层 中g e 含量的不同而有很大差异。 图2 7 应变硅表面沟道n m o s f e t 实验表明，随着s i g e 缓冲层中g e 含量的提高，载流子的有效迁移率得到大 幅提高，在图2 7 所示的n m o s f e t 中，电子迁移率提高了7 0 ；而在相似结构 的p m o s f e t 中，空穴迁移率提高了1 0 0 。但随着有效场强的提高，空穴迁移率 的改善程度迅速下降。通过增加s i g e 层中的g e 含量可控制引入的应力大小。但 是由于位错的因素，随着g e 浓度的增加，应变s i 厚度也受到严重的限制。在s i g e s r b 工艺基础上，可以开发出双沟道的应变硅技术：即在弛豫s i g e 层上，首先生 长压应变s i g e 层，再生长张应变硅层。由于压应变s i g e 层的作用，这种双沟道 器件与常规的双轴应变硅沟道器件相比，具有更好的空穴迁移率，空穴迁移率增 强因子可以达到2 5 以上【1 1 】【2 4 1 。 ( 2 ) 应变硅埋层沟道p m o s f e t 应变硅表面沟道n pm o s f e t 大大提高了硅m o s f e t 的性能，但是由于 n m o s f e t 和p m o s f e t 的结构不对称，很难在实际的工艺中将n m o s f e t 和 p m o s f e t 器件集成到一个芯片上，增加了工艺的复杂性，导致工艺成本的提高。 人们开发了一种新型p m o s f e t 器件，这就是基于埋层沟道的s i g e 沟道 p m o s f e t e 2 6 1 i 2 1 q ，其结构如图2 8 所示。 这种p m o s f e t 的优势在于其结构与应变硅表面沟道n m o s f e t 相似，工艺 差别很小，可以很方便地做到二者的集成。一种采用了应变硅表面沟道n m o s f e t 与应变硅埋层沟道p m o s f e t 的c m o s 结构如图2 9 所示。 麻变硅m o s 器件闽值电压模型研究 f 誊摩 ”| 】c l c - ” 、竺“、 仁二苎! 王j _ _ ：_ w 。、 。“” 一f ， 闰2 8 应变硅埋屡沟道p m o s f e t图2 9 应变硅c m o s ( 3 1 应变硅s g o lm o s f e t 在绝缘层附着硅( s o i ) 结构的硅膜上生长s i g e 可以制造出具有s i g e 量子阱沟 道的s o l 型金属氧化物半导体场效应晶体管( m o s f e t ) ，称为s c , - o im o s f e t ( s i l i c o ng e r m a n i u mo ni n s u l a t o r ) i 嚣】。其典型结构如图21 0 所示。该器件不仅具有 s o l 结构的优点而且因其量子阱沟道中载流子迁移率高，所以进一步提高了器件 的性能 2 9 1 。该器件的最大优点在于可通过刻槽和g e 浓缩的工艺技术使s o l 衬底上 的压应变s i g e 层局部驰豫，然后在驰豫的s i g e 层上选择性外延应变s i 层，进而 实现全局张应变和全局压应变的集成。 1 三三蟊墓茎| 器晨嚣瀚4 。 三瑟三| 。壁曼矗主三| 图2 1 0 应变s g o i m o s f e t图2 1 1 应变s g o i c m o s 工艺流程 s g o i 制作的一般方法是：首先，采用u v c v d 在s i 衬底上外延s i g e ；再采 用s i m o x 在驰豫s i g e 表面生长一层均匀的s i 0 2 埋层，然后在s i g e 上生长应变 硅薄层，通过控制s i g e 层中的g e 古量决定产生的应力大小，从而调节器件性能。 其工艺流程如图2 1 l 所示。首先选用n 型0 0 0 ) 晶面的s o i 衬底片，利用热氧化和 湿氧刻蚀将s i 层减薄至3 0 n m ，然后利用u h v c v d 技术淀积一层1 3 0 r i m 厚的 | | l 第二章应变硅品格结构及器件结构 s i os 5 g e o l 5 层，由于淀积温度约为5 8 0 c ，失配位错减少，所以s i g e 的厚度可以略 大于临界厚度。利用刻蚀阻挡层在晶圆上刻蚀出如图2 1 1 所示的台面结构，然后 经过选择性掩膜部分的保留1 3 0 n m 的s i g e 层，其他部分减薄至9 0 n m 。形成s i g e 台面结构并且局部减薄至9 0 n m 后，整个晶圆进行g e 浓缩步骤，开始在1 0 5 0 c 的 n 2 气中退火，之后经过同样温度下周期氧化和退火步骤，将g e 浓缩到下层的s i 层中，形成富0 e 的s i g e 层。经退火最终形成7 48 n m 的弛豫s i o8 0 g e o2 0 层和1 28 n m 厚的压应变s i o 5 5 g e o4 5 层。然后在弛豫的s i os o g e o a o 层上选择性淀积张应变的s i 层，用于制作n m o s f e t ，p m o s f e t 则做在压应变的s l o5 5 g e o 4 s 层上。 这种方法可在硅片上同时实现全局张应变硅和全局压应变s i g e ，可分别用于 制造n m o s 和p m o s 。不足之处在于其工艺步骤较为复杂，压应变s g e 层的局部 驰豫和0 e 浓缩工艺不容易实现，增加了器件的制造难度；此外，由于在沟道中 g e 的扩散速度很高，因此g e 的分布很难控制，器件的可靠性和成品率很难保证。 ( 4 ) 应变硅s s o im o s f e t 在s g o i 结构的基础上进行改进，去除工艺s g o it 艺过程中产生的含g e 层，即可得到一种无g e 的全局应变硅器件s s o i ( s t r a i n e ds i l i