（通信与信息系统专业论文）4路并行25gpos线卡输出策略研究——分析、设计与实现.pdf

中文摘要 随着因特网朝着高速化、宽带化的同益发展，人们对核心级路由器的处理能力、交换 容量、吞吐速率等性能提出了越来越高的要求。 研究支持i p v 4 v 6 、可扩展到t 比特的高性能路由器，包括可扩展的系统结构、高速 接口、大容量交换网络、转发引擎、存储管理与队列调度等。其中一个必须解决的课题， 就是多路并行p o s 几a n w a n 高速接口的实现。影响4 x 2 5 g p o s 线卡实现的难点主要有： 高速率、高密度端1 3 条件下如何保证系统输出效率；在当前p c b 工艺的极限速度下如何设 计电路；如何具有可扩展性等几个问题。 本文结合国家8 6 3 项目“可扩展到t 比特的高性能i p v 4 v 6 路由器基础平台及实验系 统”，从输出策略的角度，分析总结现有的输出策略优缺点，提出了种分片分路输出策 略( c c o s ) 。不但在理论模型的基础上进行了仿真，并且给出了相应线路接口卡工程上的 解决方案。在实验环境中通过了测试，系统输出效率达到了1 0 0 。 本文的主要内容和创新点如下： 对现有的线卡输出策略，通过建立模型对比分析，总结其不足。找出需要改进之处。 提出一种创新的，改进的分片分路输出策略( c c o s ) ，分析其性能并用工具进行仿真。 在t 比特路由器4 x 2 5 g p o s 线卡予项目中实现c c o s ，并在工程项目中首次应用逻辑 锁定的方法学设计f i ，g a 程序，解决了局部硬件资源不足的问题。 关键词：核心路由器；输出策略；并行：p o s ；线路接口卡；o n - o f f 模型；分片分路输出 策略；逻辑锁定； 第1 页 a b s t r a c t p e o p l eb r i n gf o r w a r dm o r er e q u i r e m e n t so nr o u t e r sp r o c e s s i n ga b i l i t y , s w i t c h i n gc a p a c i t ya n d t h r o u g h p u ta st h ef a s td e v e l o p m e n to fi n t e r a c tt oh i g h e rs p e e da n d b r o a d e rb a n d t or e s e a r c hs u p p o r t si p v 4 v 6 ，m a ye x p a n dt ot e r a b i th i 曲p e r f o r m a n c er o u t e r ，i n c l u d i n gt h e s y s t e ms t r u c t u r e ，t h eh i g hs p e e dc o n n e c t i o n ，t h el a r g ec a p a c i t ys w i t c hn e t w o r k i n g ，f o r w o r d e n g i n e ，t h em e m o r ym a n a g e m e n ta n dt h eq u e u es c h e d u l i n ga n ds oo n f a c e dw i t ht h es o l u t i o n q u e s t i o ni sm u l t i c h a n n e lp a r a l l e l p o s l a n w a nh i g hs p e e dc o n n e c t i o nr e a l i z a t i o n t h e i n f l u e n t i a ld i f f i c u l t yo f4 2 5 g p o sl i n e c a r d sr e a l i z a t i o nm a i n l yh a s ：h o wt o g u a r a n t e et h e s y s t e mo u t p u te f f i c i e n c yu n d e rt h eh i g hs p e e dr a t ea n dt h eh i g hd e n s i t yp o r tc o n d i t i o n ；h o wt o d e s i g nt h ee l e c t r i cc i r c u i tu n d e rt h ec u r r e n tp c b c r a f t su l t i m a t es p e e d ；h o wh a si t se x p a n s i b i l i t y a n ds oo ns e v e r a lq u e s t i o n s t h i sa r t i c l eu n i f i e st h en a t i o n a l 8 6 3 t e r a b i tr o u t e rp r o j e c t s f r o mt h eo u t p u ts t r a t e g y , t o a n a l y z ea n ds u m m a r i z et h ee x i s t i n go u t p u ts t r a t e g yg o o da n db a dp o i n t s ，p r o p o s e do n ek i n do f c e l l c h a n n e ld i v i d e do u t p u ts t r a t e g y ( c c o s ) n o to n l yh a sc a r r i e do nt h es i m u l a t i o ni nt h e t h e o r e t i c a lm o d e lf o u n d a t i o n ，a n dh a sp r o d u c e di nt h ec o r r e s p o n d i n gl i n ec o n n e c t i o nc a r dp r o j e c t s o l u t i o n p a s s e dt h et e s ti nt h ee x p e r i m e n t a le n v i r o n m e n ta n dt h es y s t e mo u t p u te f f i c i e n c yh a s a c h i e v e d1 0 0 t h em a i nc o n t e n ta n di n n o v a t i o no f t h i sa r t i c l ea sf o l l o w s ： t h r o u g he s t a b l i s h i n gt h em o d e l t oa n a l y s i sa n ds u m m a r i z ei t si n s u f f i c i e n c yo fe x i s t i n g l i n e c a r do u t p u ts t r a t e g y t h e nf o u n do u tw h mn e e d st oi m p r o v e t op r o p o s eo n ek i n do fi n n o v a t i v ea n di m p r o v e dc e l l - c h a n n e ld i v i d e do u t p u ts t r a t e g y ( c o o s ) a n a l y z ei t sp e r f o r m a n c ea n dc a r r i e so nt h e s i m u l a t i o nw i t ht h et 0 0 1 t oi m p l e m e n tc c o si nt e r a b i tr o u t e r4 x 2 5 g p o sl i n e c a r ds u b p r o j e c t a n dm a k et h ef i r s t t i m ea p p l i c a t i o no fl o g i cl o c km e t h o d o l o g yw h i t i nd e s i g n i n gt h ef p g ai ne n g i n e e r i n g p r o j e c t ，h a ss o l v e dt h ep r o b l e mw h i c h t h ep a r t i a lh a r d w a r er e s o u r c e si si n s u f f i c i e n t k e yw o r d s ：c o r er o u t e r ；o u t p u ts t r a t e g y ；p a r a l l e l ；p o s ；l i n e c a r d ；o n o f fm o d e l ； c e l l - c h a n n e ld i v i d e do u t p u ts t r a t e g y ；l o g i cl o c k ； 第1 1 页 笪星! 型盔堂堡主堂生堡塞 图目录 图l4 2 5 g p o s 线卡输出模块工作流程示意图4 图2o n o f f 信源生成5 图3o n o f f 模拟突发业务5 图4o n o f f 状态转移图5 图5 整包输出策略模型示意图6 图6 队头阻塞示意图7 图7 整包分路输出策略模型示意图8 图8 分片分路输出策略模型示意图9 图9 亚太地区a 队n 抽样分组出现频度统计曲线。l l 图l o 计算出的分段分组平均长度曲线1 1 图i l 三种策略系统输出效率函数分布图1 2 囫1 2a = o 5 对仿真结果醋1 4 图13五= l 时仿真结果图。1 4 图1 4 核心路由器逻辑结构框图1 6 图1 54 x 2 5 g p o s 线路接口板逻辑框图1 8 图1 64 2 ，5 gp o s 线路接口板硬件结构框图2 0 图1 7 输出f p g a 功能示意图2 l 图1 8 输出f p g a 顶层设计示意图2 2 图1 9 输出f p g a 子模块划分示意图2 2 图2 0 输出缓存子单元工作流程示意图2 4 图2 1 输出缓存予单元门级原理图2 5 图2 2 输出缓存子单元功能仿真结果示意图2 5 图2 3 输出缓存子单元时序分析结果，2 6 图2 4 两种设计流程对比示意图2 6 图2 5 逻辑锁定区域在片上的位置2 7 图2 6 反标内容设置2 8 图2 7 时序分析结果( 逻辑锁定后) 2 8 图2 84 x 2 5 g p o s 线路接口卡工程样板实物图2 9 第v 页 信息工稃大学硕十学付论文 表目录 表lt 比特路由器4 x 2 5 g p o s 线路接口卡测试表。2 9 第v i 页 独创生声明 所提交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。尽我所 知，除了文中标注和致谢的相关内容外，论文中不包含其他个人或集体已经公开的研究成 果。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢 意。 学位论文题目： 学位论文作者签 学位论文版权使用授权书 本人完全了解信息工程大学有关保留、使用学位论文的规定。本人授权信息工程大学 可以保留并向国家有关部门或机构送交论文的复印件和电子文档，允许论文被查阅和借 阅；可以将学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 涉密学位论文在解密后适用本授权书。) 学位论文题目： 学位论文作者签 作者指导教师签 名：彳b 韬日期：幽彳年彳月彩日 名：i1 ：势履吼文二毒j 苫 笪皇工翌盔兰堡竺生笙塞 第一章绪论 1 1 课题研究背景 被认为是上个世纪人类最重要发明之一的i n t e r n e t ，早已深入应用到全世界人们的r 常 生活工作中。目前i n t e r n e t 所面临的困难和挑战也日益显现：网络已经非常拥挤。随着终 端用户数量的不断增加，以及人们对带宽要求更高的新业务需求不断增长，已有的带宽资 源远不能满足人们的需要，网络高速化发展已成为十分必要的需求。 随着高速光传输技术和智能光网络技术的不断成熟，为了适应互联网用户的急剧膨胀 和用户业务多样化需求的日益增长，i p 网络技术正从传统的平坦拓扑结构向分层化拓扑结 构演变。从目前的应用环境看，无论是逻辑予网还是物理子网，i p 网络的汇接层还是骨干 传输层，都已经被1 0 g 的p o s 和1 0 g 的l a n 或w a n 接口所占据。另外，根据预测，发 达国家到2 0 0 5 年的信息流量会达到1 2 0t b p s ，参照传统分层结构电信网络的汇接局和长 途局的规模以及光传送网的交叉连接点的规模，在i p 网络的业务汇接点和骨干传输节点， 可以预测路由设备的接口数量需求大约是2 0 6 0 个。 基于对t 比特容量的路由交换节点的需求，科技部于2 0 0 3 年发布国家8 6 3 计划信息 技术领域通信主题高性能宽带信息网( 3 t n e t ) 重大专项课题：“可扩展到t 比特的高性能 i p v 4 v 6 路由器基础平台及实验系统”项目，研制t 比特路由器作为中国高性能宽带信息网 运营的关键设备。项目立足于研究支持i p v 4 v 6 、可扩展到t 比特的高性能路出器基础平 台关键技术，包括可扩展的系统结构、高速接口、大容量交换网络、转发引擎、存储管理 与队列调度等，研制出一套路山器基础平台系统，硬件实现i p v 4 v 6 包的线速转发，支持 服务质量控制、m p l s 及组播，并提交相关专利。郑州因家数字交换系统工程技术研究中 心，作为国内领先的宽带信息网络技术研究单位，承接了该项目。 作者在信息技术研究所第三研究部就读硕士期问，参与了该项目的研发。本课题即是 直接来源于“可扩展到t 比特的高性能i p v 4 v 6 路由器基础平台及实验系统”“4 2 5 g p o s 线卡”子项目。 从工程项目的角度出发，之所以要研究开发4 路并行2 5 g p o s 线卡，主要基于以一f 几 点考虑， 1 由于核心路由器处理速度的大幅提升，原来位于骨干网的2 5 g s d h 光传输设备不 断退向边缘网。而属于接入层的边缘网面对的是大量需要接入的用户，这就造成对 2 5 g p o s 接口的需求数量，呈指数上升趋势。 2 原来的端口转发能力只有2 5 g b p s ，所以相应的2 5 g p o s 线卡只支持单路接口。 而现在的转发能力己达到1 0 g b p s ，如果不能支持4 路并行2 5 g p o s 线卡则单接口性 价比大大下降。 3 链路层处理芯片可支撑工艺上，已经发展到能满足4 个2 5 g b p s 集成系统芯片的 第1 页 堡星王矍奎翌雯主堂笪丝塞 水平。 4 国外主流厂商如c i s c o 、j u n i p e r ，其产品都能支持多路o c 4 8 c p o s 接口，甚至 o c 1 9 2 c p o s 接口。所以t 比特路由器的线卡中，也需要有支持多路o c 4 8 c p o s 的功 能。 由此可见，在t 比特路山器项目中开发4 路并行2 5 g p o s 线路接口卡，不但是需求所 趋，也是工艺技术发展的必然结果。 1 2 课题问题提出 信息技术研究所，多年来在高速宽带信息网络领域做了大量的研究和工程实践。先后 完成了“核心路由器项目”、“| p v 6 路由器项目”。综合以前的经验和未来技术的发展趋势， 开发t 比特路d j 器4 路并行p o s 线路接口卡面l 晒的问题和难点主要有， 高速率、高密度同时实现 转发模块通过并行处理达到1 0 g b p s 的处理速度，而线路接1 3 板内线速处理速率也会 达到1 0 g b p s 。以往项目中只有实现单路2 5 g b p s 和1 0 g b p s 的经验。而在高速率、高密度 端口并存的条件下，同时保证系统输出效率，这是从未实现过的。 处理速度达到p c b 工艺的极限 目前我们所掌握的p c b 工艺，极限处理速度就是1 0 g b p s 。在极限速度下设计电路， 就会出现器件配合、局部硬件资源不足、异常错误等问题。 可扩展性问题 根据实验室的研究结果，未来宽带路由器转发能力不久能达到4 0 g b p s 。即在后续项目 中，很可能要面对实现1 6 路并行o c 4 8 c 接口，或4 路o c 1 9 2 c 接口。如何使本项目中对 实现4 路并行2 5 g p o s 接口的解决方案及经验具有可扩展性，能运用到未来更复杂的设计 中，成为期望解决的问题。 综上所述，尽可能解决以上问题，在t 比特路由器项目中研究和实现4 路并行2 5 g p o s 线卡，就是开展本课题的初衷。而研究一种新的输出策略不但是实现4 路并行2 5 g p 0 s 线 卡的关键，也是本课题的主要内容。 1 3 论文的主要工作及创新 本文的主要工作和创新点如下 深入学习了c r 、m c r 、i p v 6 路由器项目中，以往的输出策略及实现方法。 研究各种基本调度算法的实现机理，和性能分析的一般思路。为输出策略的研究 提供参考。 通过分析原有输出策略的不足，提出一种改进的分片分路输出策略( c c o s ) ，进 行性能分析并用工具进行仿真。 在t 比特路由器4 x 2 5 g p o s 线卡子项目中实现c c o s ，并在工程项目中应用逻辑 第2 页 笪星二堡盔兰堡堂笪笙奎 锁定( l o g i cl o c k ) 的方法学设计f p g a 程序，解决了局部硬件资源不足的问题。 通过在实验环境中详细测试，验证了应用c c o s 的4 x 2 5 g p o s 线卡，系统输出效 率w 可以达到1 0 0 的结论。 1 4 论文结构安捧 本文组织结构为： 第一章介绍了项目背景、课题概述和论文组织结构。 第二章分析对比现有的输出策略的性能。提出一种改进的分片分路输出策略( c c o s ) 。 第三章分析c c o s 性能，并运用仿真工具进行仿真加以验证。 第四章提出了t 比特路由器项目4 2 5 g p o s 线卡输出模块的设计方案，对在输出模 块中实现c c o s 和其他工程问题的解决进行了介绍。 最后，对全文进行了总结。 第3 页 堕星三翌盔堂堡堂堡垒茎 第二章一种分片分路输出策略 2 1 输出策略简介 t 比特路由器项目4 x 2 5 g p o s 线卡输出模块实际工作流程如图1 所示： 管理蜀c 辫塞葱。 剖“擘级处弹枧予模块 。囊黑“鬻“；：il j 誊i 。“? 少数刊 一 s t ) f 处理及光 。 | 8一一、；臻 电转换予模块 ；f i * 。，一，一。t _ 一一i ，z 一+ 。k i ， 。 ( s 1 9 2 0 2 $ 3 4i - m ，牧批血曩黧“。畹 4 一 输出j 8 5 ) 。霪i 瓣鬻黉鹾攀耩i j 薯舞 | ： ；i 飞吣屋鬣缀戳瀣浚醢缓酗 圈14 2 5 g p o s 线量输出模块工作流程示意图 图中。从“端口调度模块( 红色) ”和“板级处理机子模块( 灰色) ”送过来的数据在 “输出f p g a 予模块中( 蓝色) ”汇合，形成1 0 g b p s 的高速输出数据流，分路输出到“s d h 及光电转换予模块( 橙色) ”。 这一流程的实现，包括了f p g a 程序的设计，硬件结构按排和配合等多个方面的问题。 我们把这个输出系统构架上的解决方案定义为输出策略( o u t p u ts t r a t e g y ) 。 2 。2 到达业务模型 到达业务在本文中是指从路由器内部，4 2 5 g p o s 线卡前端到达输出模块，并且要 送出到s d h 及光电转换子模块的数据流。 2 2 1o n - o f f 模型概述 建模对于网络业务源的分析尤为重要。合理的假设近似不仅能够反映特定业务的特 点，而且可以极大地简化分析计算，有利于快速准确地分析网络性能。传统的排队论理论 “1 一般是假设事件的到达具有独立同分布和无记忆的特性，那么这个过程就构成了p o i s s o n 过程，例如经典的m m 1 排队模型。但是在有些场合下，这两个假设无法同时成立，尤其 是在开益复杂的通信网中，即使可以假设各个事件的到达或处理满足相互独立性，但其间 隔分布一般不具备无记忆性。 第4 页 笪星! 矍盔堂堡主兰堕丝塞 而随着网络业务的多元化，特别是最近十几年发展起来的新业务如数字广播、数字电 视、i p 电话和数字视频点播等迅速增长，导致网络核心节点的包到达具有极大的突发性。1 。 故此。本课题把数据到达4 x 2 5 g p o s 线卡输出端口的过程，用带突发业务的基于马 尔可夫过程调制的o n o f f 模型来近似。 2 2 20 n - 0 f f 模型在本文中的应用 本文把输入系统设定为离散时问系统，以时隙为基本喇问单位。如图2 所示： 具有恒定速 率的信源o n o f f 信源 - - - - - - - 矿e - - - - - 一 幽20 n - 0 f f 信源生成 o n o f f 过程可以考虑成一个恒定速率发送c e l l 的信源通过一个随机开关后得到的随 机过程。使用“o n ”区1 8 j 表示丌关闭合期，“o f f ”区间表示歼启期。所以在“o n ”区1 1 h j 内， 信元的到达速率恒定；在“o f f ”区问内，信元的到达率为0 ，即没有信元到达。o n o f f 信源产生的突发业务如图3 所示。 图3o n o f f 模拟突发业务 对于开关的o n 和o f f 状态使用两个状态的一阶马尔可夫过程柬调制，由图4 可见， 由0 n 状态转移到自身的概率为卜p l ，转移到o f f 的概率为p 1 ，由o f f 状态转移到自身的 概率为卜p 2 ，由o f f 状态转移到o n 状态的概率为p 2 。本时刻的转移与当前信源所处状态 有关，与上个时隙的状态无关。 l - p 1 l p 2 p 2 图4o n o f f 状态转移图 以s n + 1 表示下一个时隙的状态，以s n 表示本时隙的状态，则上述转移过程可以插述 p ( s n + l = o n is n = o n ) = 1 - p 1 p ( s n + l = o f fs n = o n ) = p 1 p ( s n + l = o f fls n = o f f ) = 1 - - p 2 p ( s n + l = o n i s n = o f f ) = p 2 一步概率转移矩阵为： ( 3 1 ) ( 3 2 ) ( 3 3 ) ( 3 4 ) 第5 页 笪星三堡盔兰堡兰生丝塞 1 一p 1p l l p = i 【，2l p 2 j ( 3 5 ) 以t i - j 表示从状态i 出发首次进入状态j 的时刻，则 p ( t o n o f f = nis 1 = o n ) = ( 1 - - p 1 ) n 1 x p i ( 3 6 ) p ( t o f f o n = n s i = o f f ) = ( 1 - - p 2 ) n 一1 p 2 ( 3 7 ) 由几何分布的定义可知o n 和o f f 状态保持时间分别服从为参数为1 - - p 1 和1 - - p 2 的几何分布。 为了方便后面掐述，我们做定义如下几个参数： 定义1 平均到达率a ，表示在平均一个时隙产生一个c e l l 的概率； 定义2 平均突发长度b u r s t ，表明突发数掘包的平均大小；_length 2 3 现有的输出策略 综合目前业界对于多路高速线卡的输出解决方案，以及我所在以往路由器项目工程中 的经验，总结出现有常用的输出策略：整包输出策略、整包分路输出策略。 2 3 1 整包输出策略 整包输出策略，即将数据包送出f p g a 时，采用单路整包缓存模式。模型示意图如图 5 所示： 图5 整包输出策略模型示意圈 采用这种输出策略时，所有从输出f p g a 送到商用芯片的数据包，排成一队装入缓存， 采用f i f o ( 先入先出) 的方式送出。调度机根据商用芯片缓存指示给出的缓存满指示信号， 控制f p g a 数掘包的输出。 第6 页 笪星二壹盔主堡堂壁垒奎 根据实际情况，对于模型的一些已知参数做了如下定义： 定义3 路由器内部到达4 2 5 g p o s 线卡前端的数掘速率v a = 1 6 b t ； f p g a 送到商用芯片数摄速率v i = 1 6 b a ； 商用芯片每一路送出数据速率v o = 4 b t ； 商用芯片每一路缓存大小d = 2 5 6 b ； 其中t 为f p g a 内部时钟周期，t = 8 n s 。 我们看到在模型中，出入商用芯片的数据数率比是1 ：4 ，且每一路缓存很小，而到达 输出f p g a 的数据是随机且带突发的去往每一个端口。对于路由器处理的6 0 1 5 0 0 b y t e 的变长包，很容易堵满商用芯片任意一路缓存，从而导致整个输出队列停滞，等待商用芯 片缓存腾出空间。 这种堵塞机制某些方面类似于交换网络中，输入排队( i n p u tq u e u e i n g ) 的h o l ( 队 头阻塞) 0 1 。h o l 的情形如图6 所示 s t o r e e 矽 图6 队头阻塞示意图 对于经典的n x n 交换网络，已有的结论是：当n 足够大时，输入排队结构最大效率 为( 2 4 2 ) = 0 5 8 6 嗍。不过这个结论并不适用予本课题的模型。 这是因为： 1 本课题模型是一个l 4 的输入输出结构； 2 本课题模璀数据输入输出速率为1 ：4 ，并不相等； 3 本课题模型输入端数据包的到达不是典型的p o i s s o n 过程，而是带突发业务的基于 马尔可夫过程调制的o n o f f 过程。 但是和输入排队结构产生队头阻塞的相同之处是，本模型也是由于输入队列排队效率 低下导致等待时间过长，且队列去往端口的概率不确定，导致系统输出效率不高。 为了后文描述方便，对于系统输出效率w ，我们做如下定义： 定义4 第7 页 瓣囝 笪星王型盔芏堡堂笠丝茎 w = 意蒜n 蔫器棚。 。 输出数掘耗费总目问 。一 这个系统有效输出时间，指的就是f p g a 和商用芯片间有数据传递的时间，也就足这 个输出系统在有效运转的时间。因为某一路缓存堵塞而导致输出系统停滞的时间不记在 内。 而输出数掘n 耗费总时日j 则是包括了所有系统运行和其间停滞的时日j ，直到数据n 全 部输出完毕为止。 交换网络中，利用在输入端采用v o q ( 虚拟输出排队) 来消除队头阻塞“1 ，本课题也 利用一种类似v o q 的输入结构整包分路输出，试图提高系统输出效率w 。 2 3 2 整包分路输出策略 整包分路输出策略，即将数据包送出f p g a 时，采用四路整包缓存模式。模型示意图 如图7 所示： 图7 整包分路输出策略模型示意图 采用这种输出策略的时，所有从输出f p g a 送到商用芯片的数据包，按接口号排成四 路队列装入缓存，采用f i f o ( 先入先出) 的方式轮询后送出。调度机根据商用芯片缓存指 示给出的缓存满指示信号，控制f p g a 数掘包的输出。 一个数据包送入f p g a 后，直接根据端口号放入相应的缓存中。然后按照简单轮询 ( r o u n dr o b i n ) 的规则输出，每次每路缓存只输出一个包。这样的方式等于采取了输出排 队结构( o u t p u tq u e u e i n g ) ，消除了队头阻塞。系统输出效率w 相对于整包输出策略有所 提高。 但当有某一路有突发业务或连续有长包时，商用芯片缓存太小，无法放下一个长包， 第s 页 信息丁稃人学硕十学付论文 这一路数据包只得等待商用芯片缓存有了足够的空问，才能继续输出。这种情况造成了轮 询周期的浪费，从而使系统输出效率w 并不理想。 由于整包分路输出策略也不能满足我们对4 路并行2 5 g p o s 线卡系统输出效率的要 求，所以考虑在此基础上改进，提出一种新的、更有效的输出策略。 2 。4 一种新的分片分路输出策略 分片分路策略( c c o s ) ，是对整包分路输出策略的一种改进。即把数掘流按照接口指 示分成路( c h a n n e l ) ，然后切割成固定长度的片( c e l l ) ，装入相应的缓存中。再按一定的 简单轮询( r o u n d r o b i n ”1 ) 规则从4 个缓存中输出，每次每路只输出一个片。 模型示意图如8 所示： 图8 分片分路输山策略模型示意图 由于发送到商用芯片的数掘山变长的包，变成定长的片，而且只要片长( e e l ll e n g t h ) 设定的合适，只要有数据到达输出系统就不问断的运转，不会产生因为商用芯片缓存溢出 造成的周期浪费。这样就能大大提商系统输出效率w 。 考虑到v o v i = 1 4 ，而轮询一次要4 个周期，所以每次发送的片长只要取缓存深度d 的1 4 = 6 4 b ，就可保证轮询一次后，前一次送到商用：占片的c e l l 已经送出。理想情况下 这种输出方式，可以便w 达到1 0 0 。 但是在极端情况下，即大量突发业务全部去往某一路端口，商用芯片缓存还是可能会 因为出口速率慢于入口速率而堵塞。下一章我们会引入突发业务，通过简化的估算，对以 上三种输出策略的性能进行分析对比。 第9 页 信息丁稃大学硕十学位论文 2 5 本章小结 本章针对4 x 2 5 g p o s 线卡的数据到达模型，先提出了用带突发业务的基于马尔可夫 过程调制的o n o f f 模型来近似。然后分析了现有的输出策略：整包输出策略，整包分路 输出策略，创新的提出了一种改进的分片分路输出策略，定性的分析出分片分路输出策略 整体优于其他蕊种策略的结果。 第l o 页 信息1 = 稃大学硕十学侥论文 第三章c o o s 性能分析及仿真 3 10 c o s 性能分析 上一章对三种输出策略做了定性分析，下面根据一下已知的参量和实际情况，做定量 分析。 根据已有的研究结果“1 ，核心路由器此类业务的突发长度在1 0 左右，即： b u r s t l e n g t h = 1 0 ； 突发的数掘包长为p ( 6 0 b p 1 5 0 0 b ) ，则去往每路端口的突发数据量为i o p b ： 定义5 对于整包输出策略模型、整包分路输出策略模型、分片分路输出策略模型系统输出效 率，分别记为w l 、w 2 、w 3 。 首先我们根搌对亚太地区网络a p a n 抽样分组采样统计的平均包长来进行试计算。 抽样分组出现频度统计曲线，和根掘该统计曲线利用m a t l a b 计算出的分段分组平均 长度曲线如图9 、1 0 所示： 第1 1 页 信息工稃大学硕十学竹论文 根据计算结果，可知统计意义上的平均分组长度约为5 0 8 字节，考虑到路由器内部数 据包附加的标签信息和计算方便，取p = 6 0 0 b 。 根据以上设定， i f g r l 塑! 坚 1 0 0 。2 6 1 3 4 0 3 2 + ( 6 0 0 0 3 4 0 ) 8 矽2 ： ：塑丝 1 0 0 。4 3 6 1 0 x f 3 4 0 3 2 + ( 6 0 0 3 4 0 ) 8 1 。 矿，= 塑! 堡1 0 0 ：1 0 0 6 0 0 8 1 0 6 4 我们看到。在取平均包长为6 0 0 字节时，t t 3 1 t 2 ) 1 ，而在没有轮询周期浪费的情 况下，w 。达到了最理想的1 0 0 。实际上，工程中采用的实现方案基本做到了无缝轮询， 具体实现见第四章4 2 小节。 为了更好的验证上面结论，我们把包长推广到6 0 1 5 0 0 字节，以求看到在极短包和 极长包突发情况下w l 、w 2 、w 3 的变化。 根掘上面的计算，有 2 = ! 塑! ! 三 。1 0 0 3 4 0 3 2 + f 1 0 p 一3 4 0 ) 8 1 型丝 。l o o 1 0 【3 4 0 3 2 + ( p 一3 4 0 ) 8 】 ! 型! 。1 0 0 ( 式2 1 ) ( 3 4 0 p 1 5 0 0 ) ( 6 0 p 3 4 0 ) ( 式2 。2 ) ，：! ! ! ! ! 。1 0 0 p x s x l 0 6 4 ( 式2 3 ) 当p 取 6 0 ，1 5 0 0 时，用m a t l a b 绘出w l 、w z 、w a 的函数分布如图1 1 所示： 图1 1 三种策略系统输出效率函数分布图 第1 2 页 信息t 稃大学硕十学位论文 根掘画图结果，可以看出：w - 、w z 都和包长分布成反比，即包长越长性能越低。而p 在 6 0 ，3 4 0 区问内，w 2 、w 3 十分的接近，说明p 足够小时等同于将包切片。 3 2 仿真环境 上文对多种输出策略进行了对比分析，最终提出了理论上尽可能优化的方案：分片分 路输出策略，并计算出它的系统输出效率w 达到了1 0 0 。这些分析的最终目的还是为了 工程实现提供参考和依据，是否可行还要考虑器件性能、工艺水平等多方面原因，下面尽 可能的模拟实际情况，对c c o s 进行仿真。 仿真工具为m a t l a b 7 1 。m a t l a b 作为国际控制界公认的标准计算软件，具有良好 的开放性和运行的可靠性。近年来，其“面向对象”的特点，和图形化的描述方式，使得 越来越多的应用在计算机，通信领域，用以模拟和验证。 仿真环境参数： 根据定义1 表示在平均一个时隙产生一个c e l l 的概率五，取平均到达率五= o 5 和a = 1 0 。这是因为实际环境中，数掘包到达虽然是o n o f f 模型，但o n 和o f f 的概率是出路 由器具体使用环境中，不同用户对不同业务的实时应用产生的，如采没有长期固定环境的 统计，是无法确定其概率的。所以我们取0 5 是为了考虑比较平均的情况，即到达业务有 断有续，比较均匀；取1 是为了考察极限情况，即连续不断有业务到达的情形。 其他参数：f p g a 送到商用芯片数据速率v i n 、商用芯片每一路送出数掘速率v o u t 按 定义3 取值。即进出模型速率是4 ：1 。 仿真程序整体的框架是，首先在主程序中对进入第一级缓存的到达队列进行，包括到 达速率、队列长度、分片长度、服务时间、到达概率等一系列参数进行定义。接着定义一 个能指示第一级缓存系统状态的函数，它的输入变量应该包括：4 路缓存当前的长度；下 一个包的去向：下一个包的长度。输出变量应该包括：输出过程后4 路缓存的长度：下一路 要输出的缓存指针等。除此之外，还应该定义一个只是第二级缓存系统状态的函数，用以 统计第二路缓存各路队列的长度。我们在予程序中合并实现了这两个函数。 总之，最后整个仿真程序的功能就是：通过一个主程序，和它调用的予程序，模拟c c o s 模型中，数据到达系统一第一级缓存排队一第二级缓存排队一离开系统的过程。统计一定 时间内，两级缓存各路队列中包累计长度出现的次数。 仿真的目的是，针对我们关心的b u f f e r l 和b u f f e r 2 缓存深度是否够用的情况，用 m a t l a b 模拟c c o s 模型( 图2 8 ) ，用图形化的表示方法，统计一定时间内b u f f e r l ，b u f i e r 2 各路队列长度出现的次数。同时，也对上一章得出c c o s 使系统输出效率w 达到1 0 0 的 结论，进行验证。 3 3 仿真结果 第1 3 页 信息t 稃人学硕士学位论文 x 矿xl o 1 0 5 x1 0 4 图1 2 五= 0 5 时仿真结果图 x1 0 5 x1 0 4 x1 0 5 图1 3 五= 1 时仿真结果图 x1 0 5 第1 4 页 笪皇工! ! 盔兰堡堂复丝苎 图1 2 中，第一列4 副图为b u 仃e r l 各队列内数据包队长出现频度统计图：横轴为数据 堆积的队列长度，单位为1 0 4 b i t ，纵轴为相应队列长度出现的次数。第二列4 副图为b u f f e r 2 中各队列内数掘包队长出现频度统计图。 从仿真结果我们可以看出，由于采用了合理的输出策略，数据即来即发，所以b u f f e r 2 内各队长总是0 ，即无数据包排队。对于b u f f e r l ，根据图中统计的结果，各f i f o 肉最大 队长 s d h 帧进行去开销和拆帧处理，输出s d h 网管信息并提取出h d l c 帧； 从h d l c 帧中提取出p p p 分组； 检测p p p 分组类型，区分p p p 协议分组和p p p 数据分组； 对于p p p 协议分组，送到线路接口处理机去处理； 对于p p p 数掘分组，提取出其中的i p 包或m p l s 包，按照要求格式转换后送到 缓存f f i f o ) 中。 在发送方向上( 离开路由器) ： 接收输出处理模块的i p 分组，去除内部l p 包头，形成p p p 分组，并将它输出到 相应的线路接口上； 接收本地生成的p p p 协议分组，将p p p 协议分组与该线路接口上的p p p 数掘分组 进行合路； 对每一路p p p 分组进行h d l c 成帧和s d h 成帧处理： 将s d h 帧数据进行并串转换； 串行数据进行电光转换后发送出去。 4 1 1 模块划分 根据4 x 2 5 g p o s 线路接口板要实现的主要功能和工作原理，可以将4 x 2 5 g p o s 线 路接1 3 分为7 个子模块：光电及串并转换子模块、时钟处理予模块、链路层处理子模块、 输出处理f p g a 予模块、输入处理f p g a 处理模块、协议报文上交缓存子模块、输入查表 子模块，其逻辑结构框图如图1 5 所示。 第1 7 页 笪皇工型叁堂堡兰垡丝奎 图1 54 2 5 gp o s 线路接口扳逻辑框图 其中， 1 光电及并串转换子模块的主要功能： 将a 口接收的光信号转换成串行电信号，再将串行电信号转换为并行电信号。数 掘以并行电信号的方式经内部接口l t p p i 被送到链路层处理子模块； 将从l 1 p p l 接口收到的承载数据的并行电信号转换成串行电信号，再将串行电 信号转换成为光信号从a 口发送出去。 2 链路层处理子模块的主要功能： 完成1 0 g b p s 数据的线速链路层处理：完成s d h 的封装和解封装，链路状态的监 控和统计；能够从线路上恢复时钟。 3 输入处理f p g a 子模块的功能： 当单板工作在p o s 模式下时，输入处理f p g a 首先要完成对p p p 协议帧和数据 帧进行分路处理，即将协议帧上交到板级处理机模块，然后。结合输入查表予模 块对分路后的数掘帧进行本机i p 查表。如果数据帧的目的i p 地址是本机接口地 址，那么，也要将此数据帧上交到板级处理机模块。最后，其余的数据帧要发往 转发处理模块。特别注意的是，在上交板级处理机或发往转发处理模块之前都要 将报文打上自定的内部轫、签； 能够完成1 0 g b p s 数据速率的线速处理；提供相关信息的统计功能；为板级处理 机模块管理输入查表予模块提供接口。 4 输出处理f p g a 子模块的功能： 接收端口调度模块从g 口的送入数掘包和板级处理机模块从f 口下发的协议包， 第1 8 页 笪：璺王塞盔堂堡堂笪丝奎 并进行合路； 将合路的包根据内部标签进行p p p 帧封装； 将封装好的包通过l t p p 3 接口发往链路层处理子模块； 为端口调度模块提供工作状