（精密仪器及机械专业论文）基于音频通道的控制系统设计.pdf

捅受中同科学技术人学填 论文 摘要 文中沿音频通道的系统设计为主线展开研究，提出一种使用1 2 s 总线和u s b 接口的高速信号控制系统的结构并予以实现。 本文首先介绍了电子设计自动化( e d a ) 和通用信号挖制系统的现状并就 课题的研究方向做了有关叙述，深入探讨了用v h d l 语言。和复杂可编程逻辑器 件开发的基本方法。系统设计中的数模模数转换器采用m a x i m 公司的m a x l8 4 和m a x 5 0 7 芯片，具有高速的数据采集能力，系统采样速率最高可以达剑 2 0 0 k h z 。u s b 接口的设计通过采用t i 公司的t u s b 3 2 0 0 芯片束实现，恢j 出片支 持1 2 s 格式的数据传输，简化了系统设计。文章中通过对复杂可编程逻辑器件和 现场可编程门阵列特点的分析后，采用a t t e r a 公司的c p l d 一p m 7 1 2 8 s l c 8 4 作 为系统设计的载体，使系统具有较强的可扩展性。系统的顶层设计和底层i 殳汁令 部采用v h i ) l 语言进行，选用当前最流行的e d a 设计较忭q u a r t u s f j 作为 发1 f 台，所有程牟全部通过了该平台的编译和功能仿真实验，给小了实际的仿照波彤。 相刈与其他控制系统而言，本文中设计的系统具彳丁较高的数据采集速率删热 插拔性，而且基于i ：s 总线的设计使得系统的软件川if 驰动保持一敛傩，不 需分f 】进行软件设计。 关键词：可编程逻辑器件，通用串行总线，音频总线1 2 s ，数模，模数转换 a b s t r a c t u n i v e r s i t yo f s c i e n c ea n t ii j c h l l o l o g yo f c h i n am a s t c it h e s i s a b s t r a c t b a s e do na u d i o c h a x m e l ，t h ep a p e rp r e s e n t sas t r u c t t t r eo fh i g hs p e e dc o n t r o l s y s t e mw h i c hu s e s1 2 sb u sa n du s b ( u n i v e r s a ls e r i a lb u s li n t e r f a c e t h ep a p e ri n t r o d u c e st h ep r e s e n ts t a t eo fe d a ( e l e c t r o n i cd e s i g na u t o m a t i o n ) a n du n i v e r s a ls i g n a lc o n t r o ls y s t e ma b o u tt h er e s e a r c ht a s ka n dt h o r o u g h l yd i s c u s s e s t h eb a s i cm e t h o d sw i t hv h d l ( v h s i ch a r d w a r ed e s c r i p t i o nl a n g u a g e ) a n d c o m p l e xp r o g r a m m a b l ec h i p t h ea d c d a c ( a n a l o gt od i g i t a lc h i p d i g i t a lt o a n a l o gc h i p ) o fs y s t e md e s i g na d o p t sm a x 18 4a n dm a x 5 0 7o fm a x i m c o r p o r a t i o na n ds y s t e mm a x s a m p l i n gs p e e da c h i e v e s2 0 0k h z t h ed e s i g no fu s b i n t e r f a c ea d o p t st u s b 3 2 0 0o ft ic o r p o r a t i o nw h i c hs u s t a i n st h ed a t ao f1 2 sa n d m a k e st h es y s t e md e s i g ns i m p l e a f t e rt h ea n a l y s i so ff p g a ( f i e l dp r o g r a m m a b l e g a t ea r r a y ) a n dc p l d ( c o m p l e xp r o g r a m m a b l el o g i cd e v i c e ) t h ep a p e ra d o p t s e p m 7 1 2 8 s l co fa h e r ac o r p o r a t i o ni n s y s t e md e s i g na n dr e a l i z e s t h es s t e m e x p a n s i b i l i t y t h ep a p e rm a k e sq u a r t u s l lw h i c hi se d as o f t w a r ea sd e v e l o p m e n t p l a t f o r ma n ds y s t e md e s i g n sw h i c hi n c l u d e so ft o pd e s i g na n db o t t o md e s i g na l lu s e v h d l t h ep r o g r a mo ft h i sp a p e rc o m p l e t e st h ec o m p i l ea n df u n c t i o ns i m u l a t i o na n d p r e s e n t st h ea c t u a l i m u l a d o nw a v e 、 c o m p a r ew i 出b eo t h e rc o n t r o ls y s t e m s t h es y s t e m “h i c hi n t r o d u c e di f t t h e p a p e rn o to n l yh a v ep n p ( p l a ya n dp l u g ) a n dh i g hs a m p l i n gs p e e d ，b u ta l s ot h e s o f t w a r eo ft h i ss y s t e ma c c o r d sw i t hs o u n dd r i v e rb e c a u s eo ft 2 sb u s k e y w o r d ：c p l d ，u s b ，1 2 s ，a d d a t p 阁科学技术人学坝i 论文 第一章绪论 我们般希望数据采集膏控制卡既要操作简便，又能征很长的时删内与操 作系统兼容。然而出l ：计算机技术发展很快，这对于般的生产厂家是不太现实 的。如果能利用音频技术制造数据采集、工控设备，则l i 必太担心驱动程序的问 题，可以保证在绝大多数的操作系统上都能够使用，而且钉很强大的厂家作我们 的技术支持。而u s b 接l1 的采用又使得数据采集卡控i 制卜具有u s b 设箭所具有 i n 热椭拔等优点。川此找f i 。 队为，利用u s b 接l j 和l 。s 发的遵：j ：音频胤范的殴 备将 仃很人的活力。 1 1i2 s 总线简介 i 一( 【o f - i cs 。) l i i i i ) 总线。足e 利浦公司为数，斤蛳砹符之m 的音频数据 1 输r i u ；l i i j 定的一种总线 ，j i 准，垓总线专责于音频设备之| 0 数据传输，广泛成用 十备科，多媒体系统，其应用h 渐广泛。 i 。s 作为音频芯片通讯的主流总线，广泛使用0 ：扦种j ：i h 大部分卢* 的 i ) 、i ) a ，巴：i 使用的都足这种总线。目前已有单片机干| i i ) s i ，出小；痔有i 二s 总线拨1 ， 能山。f 2 j k 史规j 带彳ji s 总线的a d 、i ) a 等：吝，h w 迎接。找f l j 已经知道，s t , 卜 ! ： 一r j 以j 1 】米播放声音也t j 以用来录音，这相当 二我l f p i ji ) a 利a d 。实阿：f ：j 甑接 利川1 二s 我们能一l ：的j 】j f l ：远，j i 止这些，包括可以进行d o i ) 0 操作、数引迎i 凡的 揿f 1 - 等， 1 2u s b 技术简介 l h b 足l n i v e r s a ls e r i 。ljb u s 的缩写，巾文意思就址“通j h 串行总线”，是近 儿年逐步在p c 领域j “为应用的较新型接口技术”1 ，i - i tc o l l l p l q ( 康柏) ，d e c 、 b m 、 l n 【p l 、e c 、微软以及x o r t h e r nt e l e c o m ( ：l k d + 电讯) 等公刈r1 9 9 4 - 年一1l 一“共 删挺的。 【s b 技术的主要特征是高速、同步、低成本、可动态连接，并且可以j 今 ，争将术的讣算机x f 台簸容，是对计算机体系结构的。种i b l k 标准扩展和具体 的典】= ! j l 卜具有一下的特觚： 使用简单，即插j = l | j 用 帮一书绪论 中周科学技术人学坝l ：论史 h l j 系统的接i致，连线简单。系统可对殴备进行l i 动检测和配置，支 持热艄拔。新添加j 焚簖系统与主机相连时，u s b 控制器j | ，_ | 动地识别所有的u s b 设备，并从主机获得一常运作的智能信息( 包括相应高层驱动程序和配置参数) 。 这意味着不需要重新房动主机，即可动态完成对外设的配胃，因此u s b 具有即插 即j ( p l u ga n dp l a y ) 的特性。 - f ；_ 迷 。 l s b i j 协议巾接口的传输速度最高达1 2 m b p s ，而l , s b 2 0 协议中接口的传输 速度更是达到了4 8 0 m b p s ，和串e l 相比，完全能满足需要大量数据交换的外设的 要求。 总线供电 【邮总线可为造接夼j cf ：的没备提供j vf 乜压1 0 0 m al u 流的供电，最人”j 提 供5 0 0 m ：的 巳流。u s b 设备也可采用自供电，或者两抒f i 价的方式。 低成本 【s i j 接l _ 1 电路简币易于实现，特别是低速设备。b 系统接口电缆也比较 简甲，成乖比串1 1 丌i f 门低。 l5 b2 0 接口标准与其卜一代版本最大的区别就是f 输速度 ：的跨跃。1 3 2 0 在2 0 0 0 年推出的第一个测试版本的数据传输率已经达到了1 2 0 m b p s ，比现行 的l 蝴i i 标准快出1 0 倍以上，而2 0 0 1 年推出的最终版l 黔b2 0 接ff ，其传 输速度更是达到4 8 0 l h p s ，整整比u s b1 1 超出4 0 倩之多。同时，u s b2 0 将拥 宵阳f i 及阳后的兼容性，数据电缆与接口与旧作完全棚川。 【j 一，j h e 一( ；o ( l s b ( 爪：) 技术。是u s b 2 0 传输舰范的加强功能专rj 针刘需 丛铰f l e r r , j 淌 e 功率和较小掣连接器等特殊要求的便携盯i 叮设计，除了l s b 增 添支援使携式装置的功能外，更提供了一项全新的丰控器( h o s t ) 支援功能。u s b ( j j 。：鼬4 ：需要与电脑进行连接即可相互通讯，如u s b ( ) 1 1 ( ；移动电话可直接与相 容的o | 、g 数码相继进行连接传输。其他应用包含p d a 和秽【顶盒等。 1 3 可编程逻辑器件f p g a c p l d 简介 肖今社会是数字化的社会，是数字集成电路广泛应用的社会。数字集成电路 本身存不断地进行更新换代。它由早期的电子管、品体管、小中规模集成电路、 技艇剑超尺上见模集成l u f f ( v l s i c ，几万门以 ：) 以及计多骐有特定功能的0 用集 成j 江路。n l 过，随着微l u 子技术的发展，设计9 - - n 造集成电路的任务已不完全由 鹅一争绪论卜圈科学拉术人学坝j i 上 半导体厂商来独立承担。系统设计师们更愿意自己设计专圳集成电路( a s i c ) 芯 片，而且希望a s i c 的发汁周期尽可能短，最好是在实验室罩就能设计出合适的 a s i c 芯片，并且j z 即投入实际应用之中，因而出现了现场可编程逻辑器件 ( f p l d ) 其中应用最“泛的当属现场可编程门阵歹q ( f p g a ) 和复杂可编程逻辑器 件( c p l d ) 。 【】j 编张逻辑器件( ) ，p r o g r a m m a b l el o g i cd e vc o ) 。= 足2 0 世纪7 0 年代发 腱起求的一种新的集成器件。早期的可编程逻辑器件j l 仃可编程只读存贮器 ( p r o m ) 、紫外线可擦除只凑存贮器( e p r o m ) 和屯，u _ j 察除j 溪存贮器( e e p r o m ) 三种。山于结构的限制它们只能完成简单的数字逻辑功能。其后，出现了一类 结构上稍复杂的可编程芯片，即可编程逻辑器件( p l d ) 它能够完成各种数字逻 辑功能。典型的p l d “j 一个“与”门和个“或”f 1 y j ：q f l 【成，而任意个组 命逻铆郧- u + 以用“j 戚一菇达式来描述，所以，p l d 能u 乘积和的形j e 成人 ：j 硼0 纠【台逻辑功能。 这阶段的产品i - 受有p a l ( 可编程阵列逻辑) 和g a l ( j j 噩用阵列逻辑) 。p a l f f “个可编程的“与”i p f n 沛j 一个周定的“或”平而构成，二戈f j 的输出可以越过触发 ； ： 仃选抒地破霄为寄n 状态。p a l 器件足现场i 叮编舶n ，它的实现： ：艺订反熔缒 技术、e p r o m 技术和e e p r o m 技术。还有一类结构巫为灵活的逻辑器件足t j + 编程逻辑阵歹q ( p l a ) ，它也由一个“与”平面和一个“或” i f f f 构成，但是这两个平 面的连接关系是可编程的。p l a 器件既有现场可编程n 勺，也有掩膜可编秤的， 存p a l 的堪础上，义发展了一种通用阵列逻辑g a l ( g e n e r i ca r r a yl o g i c ) ，h g a l l 6 v 8 g a l 2 2 v 1 0 等。它采用了e e p r o m 工艺，史肌了电呵擦除、 u i l j 改 t ；，输j f j 结构是刈编程的逻辑宏单元，因而它的设汁j 仃很强的灵活性，龟今 仍自诌：多人使用。这些早期的p l d 器件的一个共同特点足可以实现速度特性较 好的逻轱 j 力能，但其过j ：简单的结构也使它们只能实现胤校较小的电路。 2 0 纪8 0 年代中期。a l t e r a 和x i l i n x 分别推；了类似j ：p a l 结构的扩展删 c p l d ( c o m p l e xp r o g r a m l n a b l el o g i cd e v i c e ) 和与标准fj 阡列类似的f p g a ( f i e l d p r o g r a m m a b l eg a t ea r r a y ) ，它们都具有体系结构和逻辑i p 元灵活、集成度高以及 适用范围宽等特点。这两种器件兼容了p l d 和通用门阵列的优点，可实现较大 舰模的电路，编程也很灵活。与门阵列等其它a s l c ( a p p l i c a t i o ns p e c i f i ci c ) 相比 它们又姓有设计丌发周期短、设计制造成本低、丌发1 ：h 先进、标准产品无需测 试、质量稳定以及可实时在线检验等优点，因此被f “泛府川j ：产品的原型没汁和 筇节绍沧f l i 习科举救术人学坝i 。沦史 产品q ：产( 一般在l o ，o o o 件以下) 之中。几乎所有应用l 阵列、p l d 和中小规模通 用数字集成电路的场合均可应用f p g a 和c p l d 器件。f p g a 和c p l d 的应刚是 e d a 技术有机融合软硬件电子设计技术、s o c 和a s l c 设计，以及对自动设计与 自动实现最典型的诠释。 l ，4 通j j j 信号采集和控制系统的现状 盔刊e 生产和科学技术研究的各行业中，常常利用或工控机对备手巾数据 进i 采集以及对设备进行控制。现在常用的采集、控制力式有两种： 一是通过数据板扣，常用的有a d 卡以及4 2 2 、4 8 5 锋总线板# 。采j _ j 扳卡 巧：仪安装j 杯烦、价 杵h 蹦t 、易受机箱内环境的干扰，i 坪低系统的采样精度羊稳定 性，而1 r 受计算机抓槽数量和地址、中断资源的i t 4 ；i ；4 ，4 i 可能挂接i 艇多改备， 易扩展性差。 二是普通的外置式系统一般通过r s 一2 3 2 c 与p c 相连j 二p c 的限制r s 一2 3 2 c 的最高数据传输速率不超过l1 5 f f l p s ，对于中高速系统，j f 苷秒的数槲传输蛩最 小j , j ( 10 0 1 l z 采样：亿1 ( ) 一采样精度) ：1 0 0 k x l 0 = 1 0 0 0 k ，特r s 一2 3 2 c 以l0 0 k j 系统f l i 役捌交换，则1 席1 0 0 0 k l o o k = 1 ( ) 秒的传输m 1 f j 系统与p c 接| j 速度的 瓶颈作_ j 必将导致部分的数据浦失就会失去采样的玛i 始意义。 随前科学技术的发腱和数据采集的广泛应用，对数 ：l i ：采集系统的许多技术指 标，自i 采样率、存储深度、数字信号处理速度、抗二r 执能j 等方面提出了越求越 t 葫的耍求，其巾6 口两j m 为高速数据采集系统的最终要技术指标。提高数抓采集系 统的采样率可更深入、更细微、更精确地了解物理量变化特性。在许多应剧场合， 需要高速数据采集系统求完成许多低速数据采集系统厄 2 ：完成地工作。 作为高速数据采集和控制系统的核心器件，a d c 和i ) a c 的选取直接决定着系 统的速度和精度，一般来说芯片分为逐次比较式、闪式、流水线式等，式的速 度般为最高的。高速芯片的主要特点7 有： 集成度高，将祭准i u 压源、采样保持器和增益放人器等外嘲单元电路 ja o c 。起集成在一块：吝片l ： 啦电源，许多高速a d c d a c 电源电压为+ 5 v ，+ ： ： v 或3 v 。 针对高速信号采集的特点，并且考虑到通孀性以发系统软彳， ：即时升绂性，因 此， i ) | = 制的h 标是其f f 较高的采样频率的通用信号采集挎制板，而且分解率要 高，尽i _ 】j 。能满足不同系统对数据采集的要求。 ： 学技术人+ i j | z 1 5 系统设计的主要思路 m a x l 8 4一一， t 一。一j 一一一 c p l d h h u s b 3 2 0 0 一卜 汁算机 一一一_ | 一 ! m a x 5 0 7 _ 一j 。图1 1 系统方框原理图 汞刖m a x m 的m 舣l h l 和m a x s 0 7 芯片”“，不仪1 约成小，数掘采集速j 棼【l 】 以达到1 0 0 k h z ，输入r e f i i 范围为5 v ，m a x l 8 4 的输出为n ：，出j i 内部已经转换好的 1 2 路数宁信号，然后将数据送入c p l d 中，供后续操作舶处朋。，图卜j 给出了系 统的方框原理图。 系统的主时钟时钟使用t u s b 3 2 0 0 的时钟信号，而其他的时钟信号i f 以通过 进行c p l d 内部编秤得j i j 。陔控制板书要有如下特4 m 【ii 乐f t 述率 m a x ：2 0 0k h z 【! j 采样时钟内部自* ( 3 ) ；：跃度 3 2 6 4 1 2 8 ( 4 ) 供电电源 + 5 v ( 5j外部接。lisb(11 ) 胪c 1 6 奉义的主要矽i ：究内容 虽然阚内的高速信号采集控制板已有很多产品现，往往最多只具有即 插l ! i jj t j 的功能而针刘+ 插即用和软件即时升级性，l u 适术见到l ：目火，珂速信 l j 采集。挖；削的产6 。l j 以认为，所设汁的基于音频通道的： 迷信号采集j 拎：| j | j 扳 _ _ ! l ：iqf , jr l 阿是属1 ：先进的信学采集产品。但针对特殊的f j 采集对象，还有很多 问题需要进一步进行研究，本篇仅就通用信号采集控制系统的设计乖i 实现进行 了。_ 【 j 探讨，研究内容包括_ 下几个方面： 介 厂爵频通道f ： 啪4 系统力。面的应州以及：s 总线的技术规范，然后探泔 了j i = | 对j b 总线发送端驯接收端的硬件结构的配置。( 讹啦) 探讨了t u s b 3 2 0 0 ，片的外围电路的设计以及实现，纳、【! s 总线规范分析了 7 f u s b 3 2 0 0 内部各种时钟，的关系以及设计考虑，并给f t 了芯片实际外硼模拟r b 路 冈。t 巧ji 翠) m x l 8 4 、m a x 5 0 7 芯片介绍，并对芯片的性能进行分析以及给出了相应的外围 电路，i ：介绍相应两种芯片的时序图。( 第四章) c p l d ：卷片介绍。分析该系统采用c p l d 芯片的原斟以搜进行系统设计r | i 使用 c p l d ，苎片的注意事项。从总体上介绍了系统设计，j t l ：x , j 系统设计中的各个模块 设计进行洋细的晚明，给出了设计得到的后仿真结果。( 第血章) 系统扩展设计。一是介绍了d s p + a d d a 芯片的系统1 5 计以及使用范围。二 是介绍了】p 核设计，为系统进行在串行芯片的扩展戍川反嘶打下良好的螭础， 存1 他城川剑l = s 总线的场合也可使用陔i p 核。( 箱八氍) 6 第蒂is 总线技术胤范 p 冈科学丰上术上1 7 - f * ! 仑史 第二章i2 s 总线技术规范 i - s ( i n t e r i cs o u n d ) 总线是飞利浦公司为数宁音频设备之间的音频数据传 输而制定的一种总线标准，该总线专责于音频设备之问的数据传输，广泛f 电用于 各种多媒体系统。为了系统中的软件更替，我们采用i ! s 总线进行数据传输。 2 1 常见音频通道连接方式 在介绍t ! s 总线技术规范之前，我们有必要对现在存存的常见音频通道连接方 式有所了解，加表2 1 所示。 连接方式备注 1 5 m b 秒( 1 1 ) u s b l 1 u s b 2 0 6 0 m b 秒( 2 0 ) p c i 插抖2 6 6 m b 秒、3 0 0 m b 秒( 并行) i s a 已经被淘汰 。i 1 3 9 1 1产品较少，利h j 。划较窄 袁2 1 常见的音频通道接i ：1 方式 使用p c i 插槽的板k ，俗称“声卡”已成为台i 乜腑怀准配置的一部分。 1 i 过化装紧凑型的i ! j b i f u 笔记奉电脑中可能没有多j ：的h 雨槽，无法增 l i 新 的哥频接ii - 。按照交谈和连接的方式大致分为三类：完个的机内安装型带有 外置盒的分体连接型，以及机外连接型。一般来说完仝的机内安装型音频接r _ 1 卡 因为省去了机壳的那部分成本，价格相对较低，但是由于安装在电脑内部，容易 受到机车f ：f 内部电磁波的j ：扰。分体连接型音频接1 1 l 部分节于机箱的内部，另 一部分用机壳装起来放在外面，两者之间用专用的f 乜缆连接。机外部分装有a d 和d a 转换电路，能有效地屏蔽电脑发射出地干扰电波。机外连接型是指通过外部 电脑接口连接方式，例f l u s b 接口等。 使用i _ ! s b 接口的具柯l 可热插拔等优点，因此是未来音频接口的一个重要发展 方向。而采用i s a 接川的已经逐渐被淘汰，采用火线( f j w i f e ) 1 3 9 4 接口方式 的产品悄对于u s b 接| f | j 设备较少，接口方式利用宁m 柑刈较窄。 第一常ls 总线技术舰范 中旧 ： 学技术凡学坝i + 论文 2 21 2 s 总线基本规范 2 2 1 规范定义 i ：s 总线拥有三条数掘线进行数据传输：一条双向数捌传输线，一条命令( 声 道) 选择线和一条时钟线。在数据传输过程中，发送端( t r a n s m i t t e r ) 和接收 端( r e c e i v e r ) 具有相同的时钟信号，发送端作为主导装置( m a s t e r ) 时，产生 位时钟信号、命令( 声道) 选择信号和数据。在综合的系统中，可能具有几个发 送端和接收端，使识别发送端比较困难。在这样的系统中，可以设置一个控制器 ( c o n t r o l l e r ) 来作为系统的主导装置来识别多路的数字音频信号的数据流，此 时发送端成为在外部时钟控制下的从属装置( s l a v e ) ，系统的主导装置也可以 与发送端或接收端相结合，这需要通过对硬件或软件的啦置束激活，j ：种模弋如 图2 一l 所示。 ，技送端e要享：接收端m ( a s t e r ) l 旦一i p - “1 ”j厩一强， 图2 一l1 2 s 总线的三种模式 2 2 2 i2 s 总线 在e 利浦公司的1 2 s 十，j ；准中，既规定了硬件接口规范，世规定了数宁音频数据 的格式。i j s 有3 个主要信号： 串t i h 1 钟c o n t i n u o u ss e r i a lc l o c k ( s c k ) ，即刈应数字音频的每一位数据， s c k 对应1 个脉冲。s c k 的频率= 2 采样频率x 采样位数。 命令( 声道) 选择w s ，用于切换左右声道的数据。w s 的频率等于采样频率。 串行数据s e r i a ld a t a ( s d ) ，就是用二进制补码表示的音频数据。 何时为了使系统i h j 能够更好地同步，还需要另外传输一个信号m c l k ，称为 1 二时钟，也叫系统时钏( s y sc l o c k ) ，是采样频率的2 5 6 ( f f 成3 8 4 倍。 个舆删的 1 2 s i 占，见图2 2 。对】j 整个没计系统而言。产生s c k 年l i w s 的信号端就是 i 导装置 第母j 、包蛙技术桃他 日科节投术人学ll 仑上 s c k ：厂卜 产 i 左声道”k 上 图2 - 2 典型的1 2 s 时序 1 2 s 格式的信号无论有多少位有效数掘，数掘的最高何总是被最先传输( 在 w s 变化，也就是一帧j ：始后的第2 个s c k 脉冲处) ，凶此最i 苛位拥有固定的位置， 而最低位的位置则是依赖于数据的有效位数。也就使得接收端与发送端的有效位 数可以不同。如果接收端能处理的有效位数少于发送端，j 以放弃数掘帧t ；多余 的低位数捌：如果接收端能处理的有效位数多于发送端tr j 以自行补足剩余的位 ( 常补足为零) 。这利一i - 4 步机制使得数字音频设备的f f i 连哑加方便，而儿刁i 会造 成数据错位。为了保山e 数字音频信号的正确传输，发送端和接收端应该采用相同 的数据格式和长度。当然，对1 2 s 格式来说数据长度可以4 ；6 q 。 w s ：命令选择线袭 j j 了证在被传输的声道。 w s 为“l ”& 爪l f ：征f 输的是厶：声道的数引 w s 为“o ”表o ：在传输的是右声道的数据 w s 町以往串行时钟的l 升沿或者下降沿发生改变，外儿w s 信号不需要一定是 对称的。征从属装胃端，w s 在时钟信号的二升沿发i 改变。阶总是存晟高能( 邢r 2 4 v 两者的大小均j l j 。以 1 + 为标准的 输入 2 输入 乜压v n = ( 】m v i h = 2 o v 辩一带is 0 线技术脱范 pj 珥科学技术人学坝j 。论义 2 ，l 延迟 在i j s 总线中任设备都可以通过提供必需的时钟情骂成为系统的主导装 置，而从属装置通过外部时钟信号束得到它的内部时钟信号，这就意味着必须重 视量导装置和数掘以及命令选择信号之间的传播延迟，总的延迟主要由两部分组 成： 外部时钟和从轼装置的内部时钟之刚的时湖延迟 内部时钟和数掘信号以及命令选择信号之i 口j 的延迟 对于数据和命令j 占写的输入，外部时钟和内部时钟的延迟不占据_ = l _ i 廿们地 位，它只是延长了有效的建立时问( s e t - u pt i m e ) 。延迟晌主要部分是发送端 的传输延迟和设置接收端所需的时间。所有的时| 自j 选择要求和时钟周期或者最小 允许的设备时钟周期有着密切的关系。这意味着更高的数撕：传输速度可以在将来 得到应用。 2 5 馁仆构造 j j s 发送端： 随着w s 信号的改变导出一一个w s p 脉冲信弓，进入并 j i 移位奇存器，从 “输 出数据被激活。串行数孰t ；的默认输入是0 ，因此所有 讧m 低f 谚( 1 。蛐) 扁的数荆 将傲改筒：为( ) 。硬 ，| ：州。爿蛐到2 3 所示。 w s d 厂一 ：lsb m s 8 r _ 一二立z ：三l 。 移俺寄打嚣，：詈 _ 一l 张竹搿九然 。；i 一一x ；! 丛i c l k p l 懈；，二if 里三二二；三i 二二孓 警曹磊”，m 临一 憧一土! 丁i l l 斟一j 二 。 s c k 、，。婴。一 厂 唑! 图2 3 发送端硬件设胃 接收端： 随着第一个w s 信号的改变，w s p 在s c k 信号的下降沿砸改数器。存“1o ult ) f 蚺一章i 。s 总线技术舰 c c 。p 阀科学技术人学顺i + 论立 n ”译码器对计数器数值进行译码后，第一个串行的数捌( m s b ) 在s c k 时钟信号 的上升沿被存放进入b l ，随着计数器的增长，接卜来的数叭被依次存放进入刚 到b n f i 。 往卜个w s 信号改变的时候，数据根据w s p 脉冲的变化被存放进入左( 卢道) 锁存器或者右( 声道) 锁存器，并且将b 2 一b n 的数据清除以及计数器重设如果 有冗余的数据则最低位之后的数据将被忽略。 s c k w s 图2 4 接收端硬件配置 图2 5 接收端硬件配置2 注意：译码器和计数器( 虚线内的部分) 可以被一个n 比特移位寄存器所代 替。如图2 5 所示。 筇节is 总线技术规托 t n 科学挫术人擘坝l 。论史 本章小结： 丈章主要介绍了常见的几种音频通道接口方式以及齐频总线i ! s 的基本规范 和电压规范、通常引起数据延迟的原因，在本章最后给出了i ：s 总线的发送端和 接受端的硬件构造。 笫= 甲i u s b 3 2 0 0 芯j q i 闻科学技术人学坝i 。论文 第三章t u s b 3 2 0 0 芯片 在高速数据采集控制系统中，接1 ：3 芯片选用的恰。j 与衙对于系统整体性能的 表耻”坏非常关键。目j # ，由于数字信号处理技术的快速发展，对系统的便携性 以及f 输速率等的要求越来越高，传统的处理方法l 三经很难满足要求。凶此在设 汁t 选f i t u s b 3 2 0 0 芯片，尽管提高了系统设计的科i ；度，仳i i 丁实现高速便携性等 优异性能。 水章酋先介绍t t u s b 3 2 0 0 芯片概况，并对芯片亿设m p 与1 2 s 接门的连接以 及，出片的外用模拟f 乜路的没汁进行详细的介绍。 3 1t u s b 3 2 0 0 芯片简介 同3 - it u s b 3 2 0 0 的功能框h “ “：是德州仪器公司推出的一款用 1 接1 1 连接的音频数据控t u s b 3 2 0 0 j ：u s b i 制，出h ，。该芯片内胃8 0 5 2 m c u 微处理器。能实现多j j i 通的求音和播放功能，并 h t u s b 3 2 0 0 的u s b 接川支持1 2 s 格式数掘传输。片 ：的锁川环( p l l ) 和白适应 时钟，。化器( a c g ) 支持u s b 同步传输模j 。，t u s b 3 2 0 0 - ”采用 3 3 v o 2 5p m c m o s 技术，爿：日，针对c o d e c 接口的5 v 输入输出缓冲使得其可以 j j 司科学 直术人掌礁l 论互 界j 3 3 v 或昔5 v 的c o d e c 设备直接相连。 1 1 u s b 3 2 0 0 具有m 特点： l s i 1 1 协议兼容，并集成了u s b 收发器 ，j 奇颊舰范姻兼容 支持挂起、恢复、唤醒等操作 支持1 2 m b p s 的传输速率( 在全速模式下) 自适应时钟产生器可产生c o d e c 芯片的主时钟 州眦胃c o d e ( 接f 1 支持a c l x ，a c 9 72 x 或行1 2 s 砹j 弋 i ! s 模式可以支持4 d a c s 或者3 a d c s 3 2t u s b 3 2 0 0 硬件结构 3 2 1 品振和锁相环 他川个6 m h zn 0 外部晶振和片上振荡器以及p l l 。化t u s b 3 2 0 0 出片所 需最壤本的4 8 m h z 的内部u 钟信号。再通过p l l 输m ，时钟发生器和自适应时 钟发牛器产：生其他所需的时钟信号。 3 2 2 时钟发生器和自适应时钟发生器 硎从p l l ：j 到的4 8 m h z 信号。f j , t o l , 发j ：器广：，r 内琊， j 蛰的时钟f jl 凡i 缘 了 、o d e ( 接口p i 矗j n 01 ：时钟信号m c l k 年1 1 串行h 、j 臼1 1 矗jc s c l k 。t u s b 3 2 0 0 的内部0 包括一个4 8 m h z 时钟一个2 4 m h z 时钟、。个1 2 m h z 时钟平i | u s b 时钾；。jt u s b 3 2 0 0 传输数据的时候u s b 时钟为1 2 i v l l i z ；：l ! j 接收数掘f ( , ju - q 候， 【7 s bi i , j 钟f 者弓柬沈11 接收的数抓的时钟。这需要利 个内部的数p l l 【d p l l ) 求实现。 自适应时钟发生器是用于产生一个c o d e c 接口和c o d e c 设备所需要的主 时钟信号( m c l k o ) ，m c l k o 信号是为了同步c o d e c 接亡_ 】的采样速率干u s b 的帧逮； j 。通过在m c u - 十】编辑自适应时钟发生器的频率值束控制m c l k o 信号。 和u s b 桢速孝。m c l k o 的速率m c u 所监控并且可以 掂要求进行改变。 3 2 3u s b 接收器和串行接口引擎( s i e ) t u s l 3 3 2 0 0 内部集成了u s b 收发器，收发器包括一个等分输出驱动、个差 分输入堀功和两个输入缓冲。 壬 学技术人学f p ! i 沦正 牟 i j ：接f - t 引擎i i 管挎制t u s b 3 2 0 0 芯片上，接收取啭输的包的执议要求。对 ： 被接收的包，s i e 计算包的c r c 代码并利包内的c r c 授验蚂值进行比较，确认 包f l | 0 数t j , l 是否丢失，决定包是否被接收。财j 二被传输的毡，s i e 产生陔包的 c r c 校验鹳。s 1 e 的，；，个藿要的功能是对接收和传输的数据进行串并和t j = 目j 转 换。 3 2 4c o d e c 接口和1 2 c 接口 t u s b 3 2 0 0 提供了r m t 胃的双向偷串行接i ，返j 拔 j 被f 日求连接( o d e c 歧托e 他设备。这些接i l j 以被配置为爿i 同标准的拔l 】，也瓶a c l x ，a c 9 72 x 和1 2 s 。 对寸二1 2 s 标准，t u s b 3 2 0 0 芯片提供了四种模式，几种模式的主要区别足串 行输入和_ 坪i 输出的数门不同。例如对于模式p u 米酏，键“i 了= i 个串行输拨门 s d o u ；t i 、s d o u t 2 、s d o u t 3 和一个串行输入接1 1s d i n i ，因此，模式p 帅r 以 n ：多媒体应用中被用来连接三个d a 设备和一个a d 蹬箭。表3 1 即是t u s b 3 2 0 0 中四种模式的详细描述。 芯h、i - s1 2 sl 二si 二s n o私称梭式一模式二梭一i模式p u 3 5c s y n cl r c kol r c kol r c kol r c ko 3 4c s c l ks c l kos c l kos c l kos c l k 0 3 6c d a t os d o 【f t ios d o u t l0s d o u 1 10s d o u t io 3 8c d a t is d o u t 2os d o u t 2os d i n iis d o u t 2o 3 9c r e s e 丁s d o u 丁3os d j n ijs d i n 2rs d o u t 3o 4 0c s c h n es d l n lis d n n 21s d l n 3is d o u t 4o 表3 - lt u s b 3 2 0 0 中支持的四种模八 舟1 2 s 几种模式巾，帧同步信号就是l r c k 忭1 5 d ，0 时应左声通阿频信号 砌l 砧应右声通l 、f 频信l j ，串行时钟频率i ：要卉堋采样避率和c o d e c 的 l m j 钟m c l k 决定。例如当音频采样速率f s 为4 8 k h z 、m c i ，k 为1 2 2 8 8 m h z ( ：5 6 f s ) 时，s c l k 为3 0 7 2 m h z ( 6 4 f s ) ，对j 越的九右声道数据符为3 2 他，这一i 个信号为同步信号。l r c k 信号占空比为5 0 , l ls c l k 信号的f 降 。| j 闺科学 上术人学帧i 论史 沿旧步。对于c o d e c 接口中的1 2 s 几种模式，对于何个s d o u t 和s d i n 信 号自2 4 位的发送和接收移位寄存器。 i ! s 协议中不提供命令乖状态数据传输，因此当利川i 2 s 进行音频数据传输的 时候，t u s b 3 2 0 0 芯片c p 的1 2 c 接口可以被用来进 ：命令和状念数挢 传输。 t u s b 3 2 0 0 占片中的l ! c 接口符合1 2 c 协议要求，具有1 0 0 k b p s 和4 0 0 k b p s 两种 数掂f 输速率。 3 3 外闻电路设计 3 3 2t u s b 3 2 0 0 外围电路设计 s 筠i 妒0 獬 图3 2t u s b 3 2 0 0 外围模拟电蹄波 i 冈 3 3 1t u s b 3 2 0 0 与1 2 s 接口连接图 銎：兰! ! 。! ! ! ! 塑些丛 生旦型兰丝查生曼! ! ：堡兰 c s y n c l r c k c s c l k s c l k c d a t o s d a t d l c d a t i s d o u t 2 c r e s e t s d o u t 3 c s c h n e s d i n l u s b 3 2 0 0 c p l d 图3 - 3t u s b 3 2 0 0 与c p l d 的连接罔 t u s b 3 2 0 0 芯片的外围模拟电路设计如图3 - 3 示。 本章小结 本章介绍了t u s b 3 2 0 0 芯片的内部的详细硬件组成，胙在此基础上给出了芯 年5 1 外部车天设备的硬仆连接图。 第p u 搴a d 、d a 助能漩汁中田科学技术人学帧l 。论文 第四章a d 、d a 功能设计 以系统改汁过程中，a d 、d a 芯片的选用刘于系统的整体表现有着重要意义。 m a x l8 4 、m a x s 0 7 最高工作频率可以满足2 0 0 k h z ，这样不仅降低了系统成本， 也能满足绝大多数情况卜_ 的高速系统的设计要求。 4 1m a x l 8 4 的主要功能和特征 t f - 4 0 输入信号r e j 臣范围为+ s v 、+ 1 0 v