Protel-DXP最小单片机系统电路板设计.doc

江西机电职业技术学院EDA课程设计报告班 级： 姓 名： 实训地点：指导教师： 2013年 5月 实训课题 单片机最小系统电路设计一、实训目的1、熟悉Protel DXP的操作2、掌握用Protel DXP绘制原理图的方法3、掌握用Protel DXP制作PCB板的方法二、实训要求利用protel DXP软件完成单片机最小系统的PCB板的设计。三、实训内容1、元件符号及封装编辑。2、原理图绘制。3、PCB板。4、DRC报告。四、报告内容、设计数据及附图1、电路原理基本分析 2、电路模块功能的介绍。（电源模块、单片机最小系统：复位电路、晶振电路（离X1，X2引脚近些，否则不易起振）、P1口LED电路）51单片机复位电路工作原理（网址：/question/295326785.html）1、复位电路的用途 单片机复位电路就好比电脑的重启部分，当电脑在使用中出现死机，按下重启按钮电脑内部的程序从头开始执行。单片机也一样，当单片机系统在运行中，受到环境干扰出现程序跑飞的时候，按下复位按钮内部的程序自动从头开始执行。2、复位电路的工作原理 在单片机系统中，系统上电启动的时候复位一次，当按键按下的时候系统再次复位，如果释放后再按下，系统还会复位。所以可以通过按键的断开和闭合在运行的系统中控制其复位。开机的时候为什么为复位 在电路图中，电容的的大小是10uF，电阻的大小是10k。所以根据公式，可以算出电容充电到电源电压的0.7倍（单片机的电源是5V，所以充电到0.7倍即为3.5V），需要的时间是10K*10UF=0.1S。也就是说在电脑启动的0.1S内，电容两端的电压时在03.5V增加。这个时候10K电阻两端的电压为从51.5V减少（串联电路各处电压之和为总电压）。所以在0.1S内，RST引脚所接收到的电压是5V1.5V。在5V正常工作的51单片机中小于1.5V的电压信号为低电平信号，而大于1.5V的电压信号为高电平信号。所以在开机0.1S内，单片机系统自动复位（RST引脚接收到的高电平信号时间为0.1S左右）。按键按下的时候为什么会复位 在单片机启动0.1S后，电容C两端的电压持续充电为5V，这是时候10K电阻两端的电压接近于0V，RST处于低电平所以系统正常工作。当按键按下的时候，开关导通，这个时候电容两端形成了一个回路，电容被短路，所以在按键按下的这个过程中，电容开始释放之前充的电量。随着时间的推移，电容的电压在0.1S内，从5V释放到变为了1.5V，甚至更小。根据串联电路电压为各处之和，这个时候10K电阻两端的电压为3.5V，甚至更大，所以RST引脚又接收到高电平。单片机系统自动复位。总结：1、复位电路的原理是单片机RST引脚接收到2US以上的电平信号，只要保证电容的充放电时间大于2US，即可实现复位，所以电路中的电容值是可以改变的。2、按键按下系统复位，是电容处于一个短路电路中，释放了所有的电能，电阻两端的电压增加引起的。晶振电路的作用（网址：/view/18e6bc3731126edb6f1a10f6.html） 电容大小没有固定值。一般二三十p。晶振是给单片机提供工作信号脉冲的。这个脉冲就是单片机的工作速度。比如12M晶振。单片机工作速度就是每秒12M。和电脑的CPU概念一样。当然。单片机的工作频率是有范围的。不能太大。一般24M就不上去了。不然不稳定。接地的话数字电路弄的来乱一点也无所谓。看板子上有没有模拟电路。接地方式也是不固定的。一般串联式接地。从小信号到大信号依次接。然后小信号连到接地来削减偕波对电路的稳定性的影响，所以晶振所配的电容在10pf-50pf之间都可以的，没有什么计算公式。但是主流是接入两个33pf的瓷片电容，所以还是随主流。晶振电路的原理 晶振是晶体振荡器的简称，在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，电工学上这个网络有两个谐振点，以频率的高低分其中较低的频率是串联谐振，较高的频率是并联谐振。由于晶体自身的特性致使这两个频率的距离相当的接近,在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路，由于晶振等效为电感的频率范围很窄,所以即使其他元件的参数变化很大,这个振荡器的频率也不会有很大的变化。晶振有一个重要的参数，那就是负载电容值，选择与负载电容值相等的并联电容,就可 以得到晶振标称的谐振频率。一般的晶振振荡电路都是在一个反相放大器(注意是放大器不是反相器)的两端接入晶振，再有两个电容分别接到晶振的两端，每个电容的另一端再接到地,这两个电容串联的容量值就应该等于负载电容，请注意一般IC的引脚都有等效输入电容,这个不能忽略。一般的晶振的负载电容为15p或12.5p ，如果再考虑元件引脚的等效输入电容，则两个22p的电容构成晶振的振荡电路就是比较好的选择。P1口LED电路LED循环轮流点亮设计电路如图所示。将单片机第40脚Vcc接电源+5V，第20脚Vss接地,为单片机工作提供能源。 将第19脚XTAL1与18脚XTAL2分别接外部晶体两个引脚，由石英晶体组成振荡器，保证单片机内部各部分有序地工作。对外部C1、C2的取值虽然没有严格的要求，但电容的大小会影响到振荡器频率的高低、振荡器的稳定性、起振的快速性。C1、C2通常取值C1=C2=30PF左右。8051的晶振最高振荡频率为12M，AT89C51的外部晶振最高频率可到24M。P1口定义为带有上拉电阻8位准双向I/O口，功能单一，每一位可独立定义为输入输出，CPU对P1口操作可以是字节操作，也可以是位操作。P1作为输出口使用时，它的内部电路已经提供了一个推拉电流负载，外接了一个上拉电阻，外电路无需再接上拉电阻，与一般的双向口使用方法相同；作为输入口使用时，应先向其锁存器写入“1”，使输出驱动电路的FET截止。若不先对它置“1”，读入的数据是不准确的。P1口输出控制程序的设计主要包括控制输出程序设计与延时程序设计。（1）输出控制：当P1.5端口输出低电平，即P1.5=0，这时LED亮，反之，LED灭，可以使用P1.5=0指令使P1.5端口输出低电平，同样利用指令使P1.5端口输出高电平。（2）延时程序：单片机指令的执行时间是很短的，数量大多是微秒级，因此，我们要求的闪烁时间间隔为0.2s，相对于微秒来说，相差太大，因此在执行某一指令时，插入延时程，来解决这一问题。开关状态检测过程： 单片机对开关状态的检测相对于单片机来说，是从单片机的端口输入信号，而输入的信号只有高电平和低电平两种，要能正确输入信号，先使P1端口P1.0-P1.3置1。可轮流检测每个开关状态，根据每个开关的状态让相应的二极管指示，也可以一次性检测四路开关状态，然后让其指示。3、PCB布板中元件布局的分析PCB布板中元件布局的原理（/view/8df00d14fc4ffe473368aba2.html）1.元件排列规则1).在通常条件下,所有的元件均应布置在印制电路的同一面上，只有在顶层元件过密时，才能将一些高度有限并且发热量小的器件，如贴片电阻、贴片电容、贴IC等放在底层。2).在保证电气性能的前提下，元件应放置在栅格上且相互平行或垂直排列，以求整齐、美观，一般情况下不允许元件重叠；元件排列要紧凑，输入和输出元件尽量远离。3).某元器件或导线之间可能存在较高的电位差，应加大它们的距离，以免因放电、击穿而引起意外短路。4).带高电压的元件应尽量布置在调试时手不易触及的地方。5).位于板边缘的元件，离板边缘至少有2个板厚的距离6).元件在整个板面上应分布均匀、疏密一致。2.按照信号走向布局原则1).通常按照信号的流程逐个安排各个功能电路单元的位置，以每个功能电路的核心元件为中心，围绕它进行布局。2).元件的布局应便于信号流通，使信号尽可能保持一致方向。多数情况下，信号的流向安排为从左到右或从上到下，与输入、输出端直接相连的元件应当放在靠近输入、输出接插件或连接器的地方。3.防止电磁干扰1).对辐射电磁场较强的元件，以及对电磁感应较灵敏的元件，应加大它们相互之间的距离或加以屏蔽，元件放置的方向应与相邻的印制导线交叉。2).尽量避免高低电压器件相互混杂、强弱信号的器件交错在一起。3).对于会产生磁场的元件，如变压器、扬声器、电感等，布局时应注意减少磁力线对印制导线的切割，相邻元件磁场方向应相互垂直，减少彼此之间的耦合。4).对干扰源进行屏蔽，屏蔽罩应有良好的接地。5).在高频工作的电路，要考虑元件之间的分布参数的影响。4. 抑制热干扰1）对于发热元件，应优先安排在利于散热的位置，必要时可以单独设置散热器或小风扇，以降低温度，减少对邻近元件的影响。2).一些功耗大的集成块、大或中功率管、电阻等元件，要布置在容易散热的地方，并与其它元件隔开一定距离。3).热敏元件应紧贴被测元件并远离高温区域，以免受到其它发热功当量元件影响，引起误动作。4).双面放置元件时，底层一般不放置发热元件。5.可调元件的布局对于电位器、可变电容器、可调电感线圈或微动开关等可调元件的布局应考虑整的结要求，若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应；若是机内调节，则应放置在印制电路板于调节的地方。关于PCB元器件布局检查规则PCB布板过程，对系统布局完毕以后，要对PCB图进行审查，看系统的布局是否合理，是否能够达到最优的效果。通常可以从以下若干方面进行考察： 1. 系统布局是否保证布线的合理或者最优，是否能保证布线的可靠进行，是否能保证电路工作的可靠性。在布局的时候需要对信号的走向以及电源和地线网络有整体的了解和规划。 2. 印制板尺寸是否与加工图纸尺寸相符，能否符合PCB制造工艺要求、有无行为标记。这一点需要特别注意，不少PCB板的电路布局和布线都设计得很漂亮、合理，但是疏忽了定位接插件的精确定位，导致设计的电路无法和其他电路对接。 3. 元件在二维、三维空间上有无冲突。注意器件的实际尺寸，特别是器件的高度。在焊接免布局的元器件，高度一般不能超过3mm。 4. 元件布局是否疏密有序、排列整齐，是否全部布完。在元器件布局的时候，不仅要考虑信号的走向和信号的类型、需要注意或者保护的地方，同时也要考虑器件布局的整体密度，做到疏密均匀。 5. 需经常更换的元件能否方便地更换，插件板插入设备是否方便。应保证经常更换的元器件的更换和接插的方便和可靠。 6. 调整可调元件是否方便。 7.热敏元件与发热元件之间是否有适当的距离。 8. 在需要散热的地方是否装有散热器或者风扇，空气流否通畅。应注意元器件和电路板的散热。 9. 信号走向是否顺畅且互连最短。 10. 插头、插座等与机械设计是否矛盾。 11. 线路的干扰问题是否有所考虑。 12. 电路板的机械强度和性能是否有所考虑。 13. 电路板布局的艺术性及其美观性。利用飞线手工布局和布线一个印制板的布线是否能够顺利完成，主要取决于布局，而且，布线的密度越高，布局就越重要。几乎每个设计者都遇到过这样的情况，布线仅剩下几条时却发现无论如何都布不通了，不得不删除大量或全部的已布线，再重新调整布局！合理的布局是保证顺利布线的前提。一个布局是否合理没有绝对的判断标准，可以采用一些相对简单的标准来判断布局的优劣。最常用的标准就是使飞线总长度尽可能短。一般来说，飞线总长度越短，意味着布线总长度也是越短（注意：这只是相对于大多数情况是正确的，并不是绝对正确）；走线越短，走线所占据的印制板面积也就越小，布通率越高。在走线尽可能短的同时，还必须考虑布线密度的问题。如何布局才能使飞线总长度最短并且保证布局密度不至于过高而不能实现是个很复杂的问题。因为，调整布局就是调整封装的放置位置，一个封装的焊盘往往和几个甚至几十个网络同时相关联，减小一个网络飞线长度可能会增长另一个网络的飞线长度。如何能够调整封装的位置到最佳点实在给不出太实用的标准，实际操作时，主要依靠设计者的经验观查屏幕显示的飞线是否简捷、有序和计算出的总长度是否最短。飞线是手工布局和布线的主要参考标准，手工调整布局时尽量使飞线走最短路径，手工布线时常常按照飞线指示的路径连接各个焊盘。Protel的飞线优化算法可以有效地解决飞线连接的最短路径问题。飞线的连接策略Protel提供了两种飞线连接方式供使用者选择：顺序飞线和最短树飞线。在布线参数设置中的飞线模式页可以设置飞线连接策略，应该选择最短树策略。动态飞线在有关飞线显示和控制一节中已经讲到：执行显示网络飞线、显示封装飞线和显示全部线命令之一后飞线显示开关打开，执行隐含全部飞线命令后飞线显示开关关闭。飞线显示开关打开后，不仅规定的网络飞线自动在屏幕上显示，而且每当你手工调整布局移动封装位置时，与该封装连接的飞线也被自动显示。另外，自动显示连接封装飞线时，除了与该封装相连接的飞线显示外，其余所有飞线都被自动关闭。执行编辑/移动/移动封装命令，如果当前飞线显示开关处于打开状态，除了与封装相连接的飞线自动显示外，其余所有飞线都被自动关闭。当飞线策略为最短树时，飞线的起始终止点是变化的。我们知道，最短树飞线并不是按照网络表中引脚的连接顺序来显示飞线的，而是根据封装引脚的实际位置经最短树计算后再决定一个网络中封装引脚的连接顺序；当一个封装的位置发生变时，依照最短树理论计算出的连接顺序也会发生变化，也即飞线的起始和终止点会发生变化，因此，在最短树策略下移动封装时，与该封装引脚相连接的飞线会随着封装位置的变化而变化，这就是所谓的动态飞线。动态飞线采用就近找点连接入网和保证整个网络连接长度最短的飞线策略，所以，动态飞线连同最短树飞线总长度为我们布局时提供了相对最佳的判断标准。具体地说：布局时，我们通过下述方式来确保动态飞线状态下布局的有效性。(1)在整板范围内快速移动一个封装，如果与这个封装连接的飞线不发生大的变化，说明与这个封装引脚连接的电网络中结点数少，近于一一对应的连接，这个封装的位置不能任意放置并有较高的定位优先级，参照屏幕右下角显示的飞线长度可以找到该封装的最佳放置位置。(2)在整板范围内快速移动一个封装，如果与这个封装连接的飞线变化比较大，说明与这个封装引脚连接的电网络中结点数多，这个封装不一定非固定放置在某个位置并具有较低的定位优先级，可以按照其他一些判别准则（如布局是否美观等）并参照屏幕右下角显示的飞线长度找到该封装的相对最佳放置位置。(3)移动封装，右下角显示的飞线长度最小时放置的位置相对最佳。(4)如果两个封装不论怎样移动位置其间的飞线连接关系不变，说明这两个封装间具有强的约束关系，应优先放置在一起；如果一个封装不论怎样移动位置与某几个封装间的飞线连接关系不变，说明这个封装与这几个封装间具有强的约关系，应优先放置在这几个封装的重心或相对接近重心的位置；如果一个封装移动位置时飞线可以不断变化，即总能就近找到连接结点，说明这个封装与其他所有封装间具有弱约束关系，这个封装的位置可以最后确定并且所定的位置可以比较灵活。动态飞线无疑是一个功能强大的布局工具，但是，由于每移动一下封装都必须重新计算相关网络的最短树，这需一定的时间。因此，在低挡PC机或大型设计上使用动态飞线时会感到移动封装不太灵活。这时，可以通过设置部分飞线模式和控制显示飞线网络的接点来解决这个问题。动态飞线状态下移动封装时，按R键可以调整飞线的重显频率。重显频率分为5个等级，为1时飞线重显频率最高，适合于速度较快的机器；为5时飞线重显频率最低，适合于速度较慢的机器。4、简单报告整个设计操作步骤。a.根据设计需要首先通过手工制作一个如图所示DS83C520-MCL芯片，再通过向导制作该芯片封装DIP-40，并将封装导入至该芯片。 b.利用查找功能在元件库中分别找出下图元件，并根据设计要求修改封装c.设计示意图e.根据设计要求制作元件封装，封装号为 Cap RB.1/.2 RB.2/.4 RB.1/.25、原理图6、元件清单：7、网络报表：C1RB.1/.2Cap Pol1C2RAD-0.2CapC3RAD-0.2CapC4RAD-0.2CapC5RB.1/.2Cap Pol1JP1HDR1X6Header 6JP2HDR1X2Header 2JP3HDR2X20Connector 40R1AXIAL-0.3Res2R2AXIAL-0.3Res2S1SPST-2SW-PBU1DIP-40DS83C520-MCLVD1RB.2/.4LED1VD2DIODE-0.4DiodeY1BCY-W2/D3.1XTAL(VCCC1-1C4-2C5-1JP2-2JP3-37JP3-38R1-1S1-1U1-31U1-40VD2-2)(PSENJP3-34U1-29)(P3.7JP3-32U1-17)(P3.6JP3-31U1-16)(P3.5JP3-30U1-15)(P3.4JP3-29U1-14)(P3.3JP3-28U1-13)(P3.2JP3-27U1-12)(P3.1JP3-26U1-11)(P3.0JP3-25U1-10)(P2.7JP3-24U1-28)(P2.6JP3-23U1-27)(P2.5JP3-22U1-26)(P2.4JP3-21U1-25)(P2.3JP3-20U1-24)(P2.2JP3-19U1-23)(P2.1JP3-18U1-22)(P2.0JP3-17U1-21)(P1.7JP1-4JP3-8U1-8)(P1.6JP1-5JP3-7U1-7)(P1.5JP1-6JP3-6U1-6)(P1.4JP3-5U1-5)(P1.3JP3-4U1-4)(P1.2JP3-3U1-3)(P1.1JP3-2U1-2)(P1.0JP3-1U1-1)(P0.7JP3-16U1-32)(P0.6JP3-15U1-33)(P0.5JP3-14U1-34)(P0.4JP3-13U1-35)(P0.3JP3-12U1-36)(P0.2JP3-11U1-37)(P0.1JP3-10U1-38)(P0.0JP3-9U1-39)(NetR1_2R1-2VD1-1)(NetC1_2C1-2JP1-3R2-2S1-2U1-9)(NetC2_2C2-2U1-18Y1-2)(NetC3_2C3-2U1-19Y1-1)(GNDC2-1C3-1C4-1C5-2JP1-1JP2-1JP3-39JP3-40U1-20VD2-1)(ALEJP3-33U1-30)8、PCB板9、DRC检测结果五、实训心得 1、设计过程中的一些问题、解决的方法或思考。1.问题：在制作PCB板时出现有的元件没有连接的线解决：在原理图上修改连接线2.问题：存在自由文档解决：点击右键“add to prjpcb”即可归入项目下3.问题：无法通过网络表获取元件解决：所有文件必须同名4.问题：元件没有加载到自己制作封装解决：打开自制封装，加载进去5.问题：有些自修的元件没有改封装解决：双击该元件，加载该要的封装 2、设计的感悟。通过这次这次课程设计，我基本上对Protel DXP电路设计软件有了初步的了解。在做课程设计时，我遇到了一些难题，但是通过查阅相关资料，请教同学等途径最终解决了问题，完成了课程设计任务。单片机最小系统电路图的设计，首先在画原理图的时候，遇到