数字电子课程设计报书告.doc

课 程 设 计课程名称 数 字 电 子 技 术 课题名称 针 织 园 机 控 制 电 路 专 业 自 动 化 班 级 学 号 姓 名 指导教师 2010年 6月 5 日课程设计任务书 课程名称：数字电子技术 题目：针织园机控制电路 专业班级： 学 号： 学生姓名： 指导老师： 审 批： 任务书下达日期 2010 年 5 月 24 日设计完成日期 2010 年 6 月 5 日目录第一章、任务设计.3第二章、序言8第三章、总电路设计9第四章、单元电路设计.12第五章、设计仿真.21第六章、总结与设计调试体会.22第七章、附录.24第八章、参考文献.24第九章、设计评分表25 第二章、序言 技术工艺，是衡量一个企业是否具有先进性，是否具备市场竞争力，是否能不断领先于竞争者的重要指标依据。随着我国针织大圆机市场的迅猛发展，与之相关的核心生产技术应用与研发必将成为业内企业关注的焦点。了解国内外针织大圆机生产核心技术的研发动向、工艺设备、技术应用及趋势对于企业提升产品技术规格，提高市场竞争力十分关键。通过参考大量专利文献对针织大圆机的工艺技术进展做了系统介绍，通过详细的调查和权威技术资料及相关情报的收集，为客户提供了针织大圆机产品核心技术应用现状、技术研发、工艺设备配套、高端技术应用等多方面的信息，对于企业了解各类针织大圆机产品生产技术及其发展状况十分有益。 针织横机是一种双针板舌针纬编织织机.它的三角装置犹如一组平面凸轮,织针的针脚可进入凸轮的槽道内,移动三角,迫使织针在针板的针槽内作有规律的升降运动,并通过针勾和针舌的动作,就能将纱线编织成针织物.织针在上升过程中,线圈逐步退出针勾,打开针舌,并退出针舌挂在针杆上;织针在下降过程中,针勾勾住新垫放的纱线,并将其牵拉弯曲成线圈,同时原有的线圈则脱出针勾,新线圈从旧线圈中穿过,与旧线圈串联起来,众多的织针织成的线圈串互相联结形成了针织物第三章、总电路设计根据老师所给的课程设计任务书，针织园机是按照一定程序且每个步骤有不同的动作，每个动作有一定的时间要求的机器。 通过对要求的分析：针织园机执行机构按一定的程序工作，第一步为执行A动作，时间为38秒；第二步为执行A与B动作，时间为8秒；第三步执行B与J动作，时间为8秒；第四步执行J动作，时间为2秒；第五步执行B动作，时间为38秒；总共是五步，并且利用指示灯显示每一步骤中所用到的动作。我们可以用一个加法计数器完成计数，让其自增（74LS160或者74LS161都可以实现五进制，只要注意按要求重新计数，实现1-5的跳转，完成这五个步骤后可以循环计数，也可以回零。而对于每一步的执行时间要求用倒计时显示，可以用减法计数器来实现，选用两块74LS192作为倒计时的十位和个位即可。利用所学的知识，只要将显示步骤时间的十位的减法借位与74LS160或者74LS161的脉冲输入端，就可以将这两部分连接起来，实现所要求的功能。在我设计时，利用74LS160或者74LS161同步预置数，循环显示1、2、3、4、5，对应的二进制码是0001、0010、0011、0100、0101，将一线、三线用与非门连接起来接到74LS160或者74LS161的置数端就能实现五进制循环了。接下来考虑的是在15步中，要用到的动作问题，这是一个典型的组合逻辑问题，以74LS160或者74LS161低三位输出作为输入，通过组合逻辑电路来实现分步骤中指示灯A、B、J的亮与灭。最后就是分步给两74LS192置数的问题，这里利用芯片74LS151，考虑到十位只要置数字1，个位需要置的数位2与8，这里只要选用三片74LS151就OK了，输入端A、B、C同样采用74LS160或者74LS161输出的低三位，X0-X7根据要求分别正确的连接高低电平，输出端Y分别连接到74LS192的置数端。整体设计思路大概如此，用方框图可以如下表示： 初始定时工序时间倒计时十位个位工序号计数器工序号工作状态A B J脉冲产生总电路图设计如下：第四章、单元电路设计1、五进制计数完成五个步骤的循环。由一块74LS160构成一个五进制计数器，采用同步预置数完成1-7的循环，实际的电路中脉冲信号由两块74LS192提供。当两块74LS192都产生借位信号时，一个步骤的倒计时完成，信号通知下一次开始，开始置数。数据由静态显示管74EG-BCD显示出来。74LS160 芯片同步十进制计数器（直接清零） 用于快速计数的内部超前进位 用于n 位级联的进位输出 同步可编程序 有置数控制线 二极管箝位输入 直接清零 同步计数 本电路是由4 个主从触发器和用作除2计数器及计数周期长度为除5的3位2进制计数器所用的附加选通所组成。有选通的零复位和置9输入。为了利用本计数器的最大计数长度（十进制），可将B输入同QA 输出连接，输入计数脉冲可加到输入A上，此时输出就如相应的功能表上所要求的那样。LS90可以获得对称的十分频计数，办法是将QD 输出接到A输入端，并把输入计数脉冲加到B输入端，在QA输出端处产生对称的十分频方波。用于快速计数的内部超前进位 用于n 位级联的进位输出 同步可编程序 有置数控制线 二极管箝位输入 直接清零 同步计数 原理：这种同步可预置四位二进计数器是由四个D 型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。这种计数器是可全编程的，即输出可预置到任何电平。当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。有了超前进位电路后，无须另加门，即可级联出n位同步应用的计数器。它是借助于两个计数使能输入和一个动态进位输出来实现的。两个计数使能输入（ENP 和ENT）计数时必须是高电平，且输入ENT必须正反馈，以便使能动态进位输出。因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近似等于QA 输出高电平。此高电平溢出进位脉冲可用来使能其后的各个串联级。使能ENP 和ENT 输入的跳变不受时钟输入的影响。电路有全独立的时钟电路。改变工作模式的控制输入（使能ENP、ENT 或清零）纵使发生变化，直到时钟发生为止，都没有什么影响。计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定。 74LS160引脚图单元原理电路图如下： 2、组合逻辑电路完成五个步骤的不同的置数。将四片芯片74LS151的A、B、C端分别与74LS160输出的低三位相连，由于采用的是同步预置数，每一步会给出下一步送至74LS192的置数，根据置数要求列出下表：输入预置数0013801008011081000210138第一步的时候，即001，十位和个位都有信号输入，十位连接第一片74LS192的D0端，个位连接第二片74LS192的D2端；第二步的时候，即010，十位输入0，个位连接第二片74LS192的D3端，第三步与第五步，即输入011与输入101时同第二步；第四步时，即输入100时，十位输入0，对连接段无要求，个位输入2，这片74LS151连接第二片74LS192的D1端就OK了。8 选1 数据选择器（有选通输入端，互补输出）简要说明：151为互补输出的8 选1 数据选择器，共有54/74151、54/74S151 和54/74LS151 三种线路结构型式，其主要电特性的典型值如下：数据选择端（ABC）按二进制译码，以从8 个数据（D0-D7）中选取1 个所需的数据。只有在选通端STROBE 为低电平时才可选择数据。151 有互补输出端（Y、W），Y 输出原码，W 输出反码。管脚图：引出端符号：A、B、C 选择输入端D0D7 数据输入端STROBE 选通输入端（低电平有效）W 反码数据输出端Y 数据输出端74LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA，可选择I0I78个数据源，具有两个互补输入端，同相输出端Z和反相输出端。其引脚图和功能表分别如下： 单元电路图如下所示： 3、减法计数完成每个步骤的倒计时。由时间长度要求，我们用到了两块74LS192加减法计数器，将两块芯片串行连接，低位片到达零后，当下一个脉冲到达后。低位片给发出一个借位信号，我们把这个信号送给了高位片，相当是一个脉冲信号。这样高位片就自减一次，就可实现0-99的倒计时。十进制可逆计数器74LS192引脚图管脚及功能表74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图5-4 74LS192的引脚排列及逻辑符号 （a）引脚排列 (b) 逻辑符号图中：为置数端，为加计数端，为减计数端，为非同步进位输出端， 为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。其功能表如下： 输入 输出MRP3P2P1P0Q3Q2Q1Q01000000dcbadcba011 加计数011 减计数减法计数器电路将74ls192的UP端全部接高电位，正常工作时CLR接地。低位74ls192的DOWN端接秒脉冲信号，高位74ls192的DOWN端接低位的借位端BO。这样就组成了100进制以内的减法计数器。再将高位的BO端分别接到两芯片的LOAD端，每当计数到零时就会重新置数。单元电路原理图如下： 4、译码器完成用二极管显示控制器的各道工序。以74LS192的低三位输出作为输入，数码管的亮灭作为输出，一眼就可以看出是典型的组合逻辑电路，根据要求列出输入与输出之间的关系。列表如下： 输入001010011100101输出A/B/JAB/J/ABJ/A/BJ/AB/J注：X表示X亮，/X表示X灭。根据上述表格，利用若干与非门和一个74ls138即可实现上述组合逻辑电路，3-8线译码器74LS138工作原理如下： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。它的三个地址输入端A、B、C，它们共有8种状态的组合，即可译出8个输出信号Y0Y7。另外它还有三个使能输入端E1、E2、E3。它的引脚排列见图7-2，功能表见表7-1。 图7-2 74LS138的引脚排列图74LS138的作用:利用 G1、/(G2A)和/(G2B)可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS138无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。71LS138有三个附加的控制端、和。当、时，输出为高电平（S1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。3线-8线译码器74LS138的功能表 输入 输出E3E1E2CBAY0Y1Y2Y3Y4Y5Y6Y7HHHHHHHHHHHHHHHHHHLHHHHHHHHHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL表7-1 74LS138的功能表单元电路图如下： 第五章、设计仿真刚刚开始设计电路时我用软件仿真就出现了所有置数有有一个滞后。经过多番考虑后发现问题所在，是我对步骤和倒计时的置数时间理解错误。我们要置入的时间进过组合逻辑电路准备好后要等待一个置数信号脉冲后到下一部在开始到计时的。所以我们要改的就很多了。整合组合逻辑都要改动。 还有就是功能扩展部分我开始将74LS160的输出111时信号作为扩展模块的脉冲，结果计数失败，在没有完成一个循环时脉冲信号就存在了，具体原因不明。没办法，至好另想办法了，想到74LS138的Y7的信号，其实这个信号的引入使得电路更简单了。看来我当初考虑的太不成熟了。最后我成功的方针出来一个连线比较少的，芯片比较少的，符合实际操作的电路图。第六章、总结与设计调试体会本次课程设计自课程设计任务书下达至课程设计安装调试圆满结束共历时两个星期，在这短短的两个星期里，我们完成了从电路的单元构思到整体设计到后来的设计完成软件仿真再到最后的安装调试的成功。这期间遇到的大部分问题我们都是自己想办法解决的，遇到我们自行解决不了的在指导老师的帮助下也顺利解决了。经历了失败我们方懂得了成功的喜悦，当指导老师肯定了我们的设计作品时，心中的喜悦是不言而喻的，有种强烈的成就感。说实话，指导老师刚刚宣布我们的设计任务时，我的心是旋着的：这么深奥的东西，我们能够做出来吗？老师讲解过后，那颗悬着的心算是放下了。因为用我们学过的知识是完全可以解决的。可是其中的困难肯定是不容忽视的，要解决好肯定要花上一定的时间和精力。而且这是一次学以致用的机会，我肯定得把握好。仔细看了任务书后我开始了构思，考虑其中要用到的功能模块，在脑子里有了大概的框图。然后有翻阅了一下课本，复习了相关的知识就开始在电脑上设计电路了。我经历了一次失败，而且可以说是很“致命”的。而且老师也有提到过要我们注意的。只是当时没有明白是怎么回事。这次失败使得我的整个组合逻辑电路都需要重新设计，浪费了不少的时间。不过