ch06-5若干典型的时序逻辑集成电路.ppt

6.5 若干典型的时序逻辑集成电路,6.5.1 寄存器和移位寄存器,6.5.2 计数器,6.5 若干典型的时序逻辑集成电路,1、寄存器,6.5.1 寄存器和移位寄存器,寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。,一个触发器能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成。寄存器实际上是若干触发器的集合。,8位CMOS寄存器74HC374,脉冲边沿敏感的寄存器,8位CMOS寄存器74HC/HCT374,0,8位CMOS寄存器74LV374,2、移位寄存器,移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。,按移动方式分,单向移位寄存器,双向移位寄存器,左移位寄存器,移位寄存器的逻辑功能分类,移位寄存器的逻辑功能,右移位寄存器,(1) 基本移位寄存器,（a）电路,串行数据输入端,串行数据输出端,并行数据输出端,D3=Qn2,D1=Q0n,D0=DSI,Q0n+1=DSI,Q1n+1 =D1 = Q0n,Q2n+1 =D2 =Qn1,Q3n+1 =D3 = Qn2,2、写出激励方程：,3、写出状态方程：,(b). 工作原理,D2=Qn1,D0 D2 D1 D3,1011,D0 D2 D1 D3,Q0 Q1 Q2 Q3,DSI =11010000,从高位开始输入,DSI =11010000,从高位开始输入,经过4个CP脉冲作用后，从DS 端串行输入的数码就可以从Q0 Q1 Q2 Q3并行输出。 串入并出,经过7个CP脉冲作用后，从DSI 端串行输入的数码就可以从DSO 端串行输出。 串入串出,（2）典型集成电路,8位移位寄存器74HC/HCT164,2. 多功能双向移位寄存器,（1）工作原理,实现多种功能双向移位寄存器的一种方案(仅以FFm为例),S1S0=00,S1S0=01,高位移 向低位,S1S0=10,S1S0=11,并入,不变,低位移 向高位,（2）典型集成电路 CMOS 4位双向移位寄存器74HC/HCT194,双向万能移位寄存器74LS194,S0,S1:工作模式选择 S1S000，保持 S1S001，右移 S1S010，左移 S1S011，并行输入 CLEAR: 清零，低电平时所有触发器复位 DIR：右移串行输入 DIL：左移串行输入,右移串行输入,左移串行输入,74HCT194 的功能表,双向万能移位寄存器 74LS194的级联,d0,d1,d2,d3,0,1,下页,返回,上页,用两片74LS194A接成8位双向移位寄存器,移位寄存器构成的移位型计数器,1. 环形计数器,环形计数器的特点： 电路简单，N位移位寄存器可以计N个数，实现模N计数器。状态为1的输出端的序号等于计数脉冲的个数，通常不需要译码电路。,移位寄存器构成的移位型计数器,1. 环形计数器,环形移位计数器构成彩灯控制电路,图中555多谐振荡器构成时钟源,通过调节信号频率,控制彩灯移动的快慢。电阻R2和电容器C1构成微分电路,起到上电置数的作用,给右移环形计数器置数。,10000000010000000010000000010000 0000100000000100000000100000001,两片74LS194分别接成4位右移环形计数器和4位左移环形计数器。接通电源,74LS194的输出从左至右,将循环经过10000001010000100010010000011000这4种状态,灯光从两边向中间进行流水循环。,2扭环形计数器,为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。,一般来说，N位移位寄存器可以组成模2N的扭环形计数器，只需将末级输出反相后，接到串行输入端。,2、计数器的分类,按脉冲输入方式，分为同步和异步计数器,按进位体制，分为二进制、十进制和任意进制计数器,按逻辑功能，分为加法、减法和可逆计数器,概 述,1、计数器的逻辑功能,计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。,6.5.2 计 数 器,同步计数器,异步计数器,加计数器,减计数器,可逆计数器,加计数器,减计数器,可逆计数器,(1) 异步二进制计数器-4位异步二进制加法计数器, 工作原理,1、 二进制计数器,结论:,计数器的功能：不仅可以计数也可作为分频器。,如考虑每个触发器都有1tpd的延时，电路会出现什么问题？,异步计数脉冲的最小周期 Tmin=n tpd。（n为位数）,典型集成电路 中规模集成电路74HC/HCT393中集成了两个4位异步二进制计数器在 5V、25工作条件下，74HC/HCT393中每级触发器的传输延迟时间典型值为6ns。,74HC/HCT393的逻辑符号,Q0在每个CP都翻转一次,Q1仅在Q0=1后的下一个CP到来时翻转,FF0可采用T=1的T触发器,FF1可采用T= Q0的T触发器,Q3仅在Q0=Q1=Q2=1后的下一个CP到来时翻转,FF2可采用T= Q0Q1T的触发器,Q2仅在Q0=Q1=1后的下一个CP到来时翻转,FF3可采用T= Q0Q1Q2T的触发器,(2)二进制同步加计数器,4位二进制同步加计数器逻辑图,4位二进制同步加计数器时序图,(2)典型 集成计数器74LVC161,2选1数据选择器,(a) 外引线排列图； (b) 逻辑符号,74LVC161逻辑功能表（异步清零，同步置数）,TC=CETQ3Q2Q1Q0,(2)时序图,TC=CETQ3Q2Q1Q0,例6.5.1 试用74LVC161构成模216的同步二进制计数器。,161,163,74LS163: 4位同步二进制加计数器。（同步清零，同步置数）,161 CLOCK,163 CLOCK,（补充）4位二进制同步可逆计数器74191,异步二-十进制计数器（74HC/HCT390）,将图中电路按以下两种方式连接：,试分析它们的逻辑输出状态。,2、 非二进制计数器,两种连接方式的状态表,3集成十进制计数器举例,（1）8421BCD码同步加法计数器74160,（2）二五十进制异步加法计数器74290,二进制计数器的时钟输入端为CP1，输出端为Q0； 五进制计数器的时钟输入端为CP2，输出端为Q1、Q2、Q3。,74290包含一个独立的1位二进制计数器和一个独立的五进制计数器。,如果将Q0与CP2相连，CP1作时钟输入端，Q0Q3作输出端，则为8421BCD码十进制计数器。,74290的功能：, 异步清零。, 计数。, 异步置数（置9）。,异步五进制计数器,8421异步十进制计数器,计数状态,二. 用集成计数器构成任意进制计数器,例 用74LVC161构成九进制加计数器。 解：九进制计数器应有9个状态，而74 LVC 161在计数过程中 有16个状态。如果设法跳过多余的7个状态，则可实现模9计数器。,1 反馈清零法,异步清零法:适用于具有异步清零端的集成计数器。,（1）异步清零法,小结：（1）异步清零法：N进制有N+1个状态， 第N+1个状态(N对应的二进制数)出现时立即清0。,反馈清零法构成N进制计数器,例：用一片CT74LS290可构成十进制计数器，如将十进制计数器适当改接，利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。,当状态 0110（6）出现时，将 Q2=1，Q1=1 送到复位端 R01和R02，使计数器立即清零。状态 0110仅瞬间存在。,CT74LS290为异步清零的计数器,例：六进制计数器,六进制计数器,S92,S91,Q3,Q0,Q2,Q1,R01,R02,CP2,CP1,计数脉冲,计数器清零,七进制计数器,当出现 0110（6）时，应立即使计数器清零，重新开始新一轮计数。,当出现 0111(7)时，计数器立即清零，重新开始新一轮计数。,计数器清零,例：画出状态图,说明它是几进制计数器.,6进制计数器,小结：（1）异步清零法：N进制有N+1个状态， 第N+1个状态(N对应的二进制数)出现时立即清0。,例：试分析它是几进制计数器.,12进制计数器,小结：（1）异步清零法：N进制有N+1个状态， 第N+1个状态(N对应的二进制数)出现时立即清0。,（2）同步清零法,同步清零法适用于具有同步清零端的集成计数器。 例：用集成计数器74163和与非门组成的6进制计数器。,小结：（1）异步清零法：N进制有N+1个状态， 第N+1个状态(N对应的二进制数)出现时立即清0。 （2）同步清零法：N进制有N个状态，第N个状态出现时(N-1对应的二进制数),需等到下一个CP时钟到来才清0。,2 反馈置数法,例 用74LVC161构成九进制加计数器。,同步预置数法适用于具有同步预置端的集成计数器。,方法一：从16个状态中找出9个状态,若预置计数器初始值Q3Q2Q1Q0=0000,（1）同步置数法： N进制有N个状态；,（2）同步置数计数器，预置初始值的计算方法： N=N末-N初+1；,2 反馈置数法,例 用74LVC161构成九进制加计数器。,（1）同步预置数法适用于具有同步预置端的集成计数器。,小结：（1）同步置数法：N进制有N个状态；,（2）同步置数计数器，预置初始值的计算方法： N=N末-N初+1； N=M模数-N初,方法二 ：应用TC进位标志,例：画出状态图，说明用集成计数器74160（同步十进制计数器）和与非门组成的是几进制计数器。,7进制计数器,（2）异步预置数法,异步预置数法适用于具有异步预置端的集成计数器。 例：用集成计数器74191和与非门组成的余3码10进制计数器。,小结： （1）同步置数法：N进制有N个状态； (2) 异步置数法：N进制有N+1个状态； N=N末-N初,例6.5.1 试用74LVC161构成模216的同步二进制计数器。,三计数器的级联(扩展),例 用74160 （同步十进制加法计数器）组成48进制计数器。,方法：（1）先将两芯片采用同步级联方式连接成100进制计数器；（2）然后再用异步清零法组成48进制计数器。,解：因为N48，而74160为模10计数器，所以要用两片74160构成。,两片74160（同步十进制计数器）最大可以实现多少进制的计数？,三计数器的级联,1、同步级联,下页,返回,上页,例6.3.4电路的整体置零方式,例6.3.4 :试用两片同步十进制计数器74160 接成二十九进制计数器。,整体置零,从状态29译出异步置零信号。,下页,返回,上页,整体置数,先将两片74160接成百进制计数器，然后从状态28译出同步置数信号，将同步置数信号同时加到两片74160上， 第29个计数脉冲到达时，将计数器置初始0状态。,例：用两片74161 （4位同步二进制加法计数器）采用同步级联方式构成的8位二进制同步加法计数器，模为1616=256。,两片74161 （4位二进制加法计数器）怎样组成48进制计数器？,2、异步级联 例：用两片74191 (4位二进制同步可逆计数器)采用异步级联方式构成8位二进制异步可逆计数器。,用计数器的进位/借位输出RCO作为高位芯片的时钟信号,3 用计数器的输出端作进位/借位端,有的集成计数器没有进位/借位输出端，这时可根据具体情况，用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。,例：用两片74290采用异步级联方式组成的二位8421BCD码十进制加法计数器。 模为1010=100,有两个二-五-十进制计数器， 高电平清零,例：用一片TC74LS390构成四十六进制计数器,十位 0100(4),个位 0110(6),计数脉冲,十位,个位,两位十进制计数器（100进制）,例：用一片TC74LS390构成四十六进制计数器,分析如图所示逻辑电路为多少进制计数器；如果不改变电路结构图， 要实现120进制计数，需要并行置入(D3D2D1D0)的二进制数为多少。,(1) 图6是由两74161构成256进制计数,而并入的二进制数 (10101100)2 =（172）10 ， 所以图6实现模为256-172=84进制计数器。 (2) 如要实现120进制计数,则要并入的数为 （256-120）10=（136）10=（10001000）2 即并行置入为10001000 。,N-1=(0101 0011)2=(5X161+3X160)=83,N=84,74LS161,74LS161,N=(0101 0011)2=(5X161+3X160)=83,74LS160,74LS160,N=(0101 0011)2=(5X101+3X100)=53,6.3 时序逻辑电路设计,【例6-10】用同步置位法实现10进制计数器（采用4位二进制计数器74161）,3.用一片74161（4位二进制计数器） 实现如图7的状态转移图功能，画出电路连线图。,解：根据图7状态转移图，从状态0000和1000到下一状态 分别为0110和1110，这时没有按照计数器加法规律转移， 。其他状态的转移规律是以加法计数器规律进行。因此用 74161 实现图7功能的电路如下：,1组成分频器,前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频率的1/N，因此可用模N计数器组成N分频器。,解： 因为32768=215，经15级二分频，就可获得频率为1Hz的脉冲信号。因此将四片74161级联，从高位片（4）的Q2输出即可。,例6.3.2 某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器，将其分频为频率为1Hz的脉冲信号。,四、集成计数器的应用(其它应用),下页,返回,上页,2、序列信号发生器,在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号。通常把这种串行数字信号叫做序列信号。 产生序列信号的电路称为 序列信号发生器。 序列信号发生器的构成方法有很多。 (1)计数器+门电路设计；(2) 计数器+数据选择器；（3）移位寄存器+反馈逻辑电路。,2组成序列信号发生器,序列信号在时钟脉冲作用下产生的一串周期性的二进制信号。,例：试分析用74161及门电路构成的序列信号发生器。,其中74161与G1构成了一个模5计数器。 ，因此，这是一个01010序列信号发生器，序列长度P=5。,返回,例如： 需要产生一个8位的序列信号00010111， 可用一个八进制计数器和一个8选1 数据选择器组成。,在需要修改序列信号时，只要修改加到D0D7的高、 低电平即可实现，而不需要对电路作任何改动。 因此，使用这种电路既灵活又方便。,下页,上页,例6.3.3 试用计数器74161和数据选择器设计一个01100011序列发生器。,解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列。,下页,返回,上页,3、顺序脉冲发生器（脉冲分配器）,顺序脉冲发生器就是用来产生这样一组顺序脉冲的电路。,在一些数字系统中，有时需要系统按照事先规 定的顺序进行一系列的操作。就要求系统的控制 部分能给出一组在时间上有一定先后顺序的脉冲 号再用这组脉冲形成所需要的各种控制信号。,下页,返回,上页,顺序脉冲发生器可以用移位寄存器构成。当环形计数器工作在每个状态中只有一个1的循环状态时，它就是一个顺序脉冲发生器。,优点：不必附加译码电路，结构比较简单。 缺点：使用的触发器数目较多， 同时还必须采用能自启动的反馈逻辑电路。,下页,返回,上页,在顺