电子元器件与工艺第二章2007

2. 薄厚膜混合集成电路(HIC),2.1 绪论 2.1.1 微电子技术： 定义：将电子产品微小型化的技术 其核心产品是集成电路 微电子：集成电路 微电子技术：制造集成电路的微加工技术 微电子学：研究这门技术的科学,定义：微电子学就是信息电子学 电子学：研究电子运动规律的科学 电力电子学： 研究用于强电流和高电压的电动控制的电子的运动规律的科学 信息电子学: 研究用于信息处理的电子的运动规律的科学.,2.1.2 集成电路(IC) IC (Integrated Circuit) 将组成电路的元器件及其连线用某种工艺制作在同一基片(衬底)上，形成具有一定电路功能的微型电路. 一集成电路的分类,按制作工艺分: 1.半导体集成电路(基片：半导体) 即:单片集成电路(固体电路) 工艺:半导体工艺(扩散、氧化、外延等) 2. 膜集成电路(基片：玻璃、陶瓷等绝缘体) 工艺：薄膜集成电路 真空蒸镀 溅射 化学气相沉积技术 厚膜集成电路 浆料喷涂在基片上 经烧结而成(丝网印刷技术),3. 混合集成电路(Hybrid Integrated Circuit) 特点： 充分利用半导体集成电路和膜集成电路各自的优点，达到优势互补的目的 工艺： 用膜工艺制作无源元件，用半导体IC或晶体管制作有源器件,2.1.3 集成电路的集成度与摩尔定律 集成度： 每块集成电路芯片上所能集成的元器件的个数叫做集成度 摩尔定律 集成电路芯片的集成度每三年翻二番,分类： SSI (small scale IC) 元器件个数10 MSI (Middle scale IC) 元器件个数10 LSI (Large scale IC) 元器件个数10 VLSI (Very large scale IC) 元器件个数10 2.1.4 集成电路的比较,注意：膜集成电路和半导体集成电路中的元件的参数范围：P104表5-2 2.2 HIC材料基础 2.2.1 基片材料 一. 何谓基片- 在HIC中,承载膜式元件及其互连线,支持各种外贴元器件并起包封作用、在大功率电路中还起散热作用的绝缘体叫作基片,二. 基片材料及其性能比较 单晶基片 Al2O3，MgO，SiO2 性能最佳，但制造成本极高 多晶陶瓷基片 Al2O3, BeO, AlN 导热、机械性能好，但表面光洁度差 被釉可改善光洁度，但导热率、高频性能及附着力下降,3无定型玻璃基片(非晶) 无碱玻璃和碱土玻璃 成本低，表面光洁度好， 但导热性和机械强度差 玻璃陶瓷基片 总性能和结晶状态介于玻璃与陶瓷之间， 又称为微晶玻璃 表面光洁度、机械强度较好，但导热性差,二.对基片材料的要求 良好的表面光洁度(适当) 过高：厚膜元件对基体的附着力下降 过低：增加电阻噪声 对薄膜HIC，光洁度要求高些 化学稳定性好 两个方面含义: 使用过程中不发生变化 制造电路的过程中不发生变化 例如：金属化中使用的还原剂甲醛对氧化铝有腐蚀,表面电阻与体积电阻要高(保证元件之间的绝缘) 机械强度高 热膨胀系数尽可能接近膜层的热膨胀系数 导热性好 成本低 2.2. 薄膜材料 一薄膜导体 功能：连接电阻器的端头 电容器的上、下电极 连接线(膜式元件互连，外贴元器件连接) 高频电感器、微带线和接地线,2要求： A.良好的导电性 B.与基片、介质和电阻材料的附着好 C.能承受较大的电流密度，而不出现明显的电迁移 D.与N型或P型硅材料以及和薄膜材料的端头能形成良好的欧姆接触 E.可以电镀加厚 F.能经受高温处理 G.原料成本低,制造工艺简单、经济,3薄膜导体的类型与性能： Au-导电性，稳定性，焊接性，工艺性(可电镀 加厚)好，需要Cr,Ti过渡层，成本高 Ag-导电性好，易发黄乃至发黑(氧化和硫化) 微量水汽作用下，大量Ag离子迁移 Cu-导电性仅次于Ag，价格低，空气中易氧化 Al-导电性仅次于前三者 导电薄膜：体电阻率低，易蒸发，易光刻腐蚀， 与Au，Al丝易键合,电容器的电极：与基片、SiO、SiO2 等介质附着好 电阻端接材料：与Cr-SiO, CrSi等膜电 阻接触好 缺点：机械性能差，易产生划痕 C.复合金属膜 主要目的：提高附着力 例如：Au/Cr/基片 Au/NiCr/Cr/基片,二薄膜电阻 单组分金属材料 难熔金属，块电阻率10.cm 主要有：Ta(3020 C), Cr(1863C), Ti(1670C), Hf(2231 C), Re(3188 C) 2合金材料 具有比一般单组分金属高的电阻率，低TCR 例如：Ni-20%Cr(例如：PVD) 40-80%Cr-Co: Be-Ni Ni-P(化学镀),Ni-20%Cr: 10-300/ TRC=20010-6/ C 40-80%Cr-Co: 10-350/ TRC=1010-6/ C Be-Ni: 100-8000/ TRC= 10-5010-6/ C,300 C Ni-P(化学镀):0.1-1M/ TRC10010-6/ C,300 C,3金属-陶瓷材料 组成: 金属+氧化物 常用: Cr+SiO(例：复合电镀) 特点：电阻可调(通过调节两种组分的比例) 方阻分散性大，重复性差 三薄膜介质 功能及其要求 薄膜电容器之介质： 介电系数大，损耗角正切小,作为隔离层的介质膜： 绝缘电阻大，介电常数小 作为保护层的介质膜： 绝缘电阻大，致密性好，不吸潮 主要介质材料：,SiO (低介低损耗介质膜) 应用最广泛(电容器的首选材料，性能基本满足要求，制作简便) 缺点：易吸水，针孔密度大，漏电流和损耗大 克服方法：掺入少量B2O3,Al2O3 SiO/Ta2O5双层介质膜,SiO2(低介低损耗介质膜) 适合用作小容量的薄膜电容器 C. 高介介质膜: 最好的是钛酸钡 中介介质膜： Ta2O5, Y2O3, TiO2等 note: 制作大容量薄膜电容器存在困 难，一般采用外贴分立电容器,四钽膜材料 钽的特点：金属状态可作电阻膜 氧化状态可作介质膜 (阳极氧化法) 用作：TM电容器：Ta/Ta2O5/Me TSM电容器： Ta/Ta2O5iO/Me TMM电容器： Ta/Ta2O5nO2/Me TLM电容器：Ta/Ta2O5bO/Me 钽膜电路：电容器连线有源器件,五薄膜晶体管(Thin film Transistor-TFT) 1. 常用材料：a-Si (amorphous-非晶) p-Si (polycrystalline-多晶) CdS, CdTe, diamond等 2. 非晶硅TFT工艺： LPCVD(低压化学气相沉积法)沉积非晶硅，加热晶化成多晶膜，半导体工艺制作TFT,3. LPCVD膜的结构(三种): 单层非晶膜(热分解硅烷制得) 多晶非晶混合相(下层)非晶膜(上层)(热分解硅烷制成) 单层非晶膜(热分解乙硅烷制成) 2.2.3 厚膜材料 厚膜在基片上，通过印刷，烧结工艺所形成的几微米至几十微米的膜层 组成：厚膜材料适当的有机物,一厚膜导体 要求：性能与薄膜导体基本相同 良好的工艺性能 材料类型与性能 银系： Ag: 导电性极好，可焊性较好，价格不太高 在高温，高湿，电场作用下Ag离子迁移, 与电阻浆料起反应(起泡),Pd-Ag：抑制银离子迁移 Pd25%，否则电阻率太大 400700oC重烧时形成氧化物，使可焊性和与其他元件的连接性变坏 Pt-Ag：抑制银离子迁移 老化后附着力下降 银在电阻体内扩散,Ag-Pd相图,Ag-Pt相图,金系 Au: 导电和稳定性极佳 易溶于锡，形成脆性金属间化合物 价格昂贵 Au-Pd, Au-Pt: 可解决银离子迁移问题 良好的导电性 初始附着力较前两者差,Au-Sn相图,Au-Pd相图,Au-Pt相图,贱金属导体 Cu: 价格低，导电和导热性好 与基片的附着性好，可焊性好，无迁移 工艺性差(在还原性气氛烧结，兼容性不好) Ni: 价格低(高)，导电和导热不如铜 工艺性差(在还原性气氛烧结) Al: 成本比铜更低，导电性比铜低，比镍高 不能直接焊接 (渗镀，接触镀,化学镀或电镀铜后再焊) 可在空气中烧结(添加还原剂去除表面氧化层),二厚膜电阻(玻璃釉电阻) 组成：导电材料粉末玻璃粉末(粘结剂) 工艺：制浆，印刷，烘干，烧成，微调 贵金属厚膜电阻材料 银-钯材料 电气性能良好,工艺较成熟,成品率高,成本低 通过银钯比例调节方阻值:60%:40%40%:60% 高方阻(50k) 和低方阻(100)不易控制 高阻时TCR和噪声大，还原气氛下阻值下降,氧化钌 导电相组成：RuO2, RuO2+Me 特点：工艺性能好，对工艺条件不敏感 方阻范围宽，阻值重复性好，TCR小 抗还原能力强，贮存稳定性好 能耐受高功率负荷 例子：RuO2玻璃釉电阻： 含450%RuO2,贱金属厚膜电阻材料 MoSi2: 化学稳定性好 可在大气中高温烧结 电气性能与银-钯接近 工艺性差，成品率低 SnO2, CuO In2O3: 理想化学配比时，为绝缘体 缺位时呈半导体 In2O3-Sn：透明导电材料，可用于液晶显示器,三厚膜介质材料 要求： 耐压强度高，绝缘电阻大，损耗小 电容温度系数小 用作厚膜电容器时： 介电系数要大 用作交叉，多层布线和包封时： 介电系数要小,厚膜电容介质材料 低介厚膜介质：玻璃材料 中介厚膜介质：陶瓷材料(氧化钡，氧化铌等) 高介厚膜介质：以钛酸钡为主 Note: 成品率低，可靠性差，制造工艺麻烦 还不如外贴分立电容器 例如：独石电容器 钽块电容器,厚膜交叉多层布线介质材料 玻璃，晶化玻璃，玻璃陶瓷等 2.3 HIC元器件平面图形设计概述 将电路原理图中的元、器件转换成适合HIC工艺的平面图形的过程，称为HIC电路元、器件的平面图形设计。 对设计者的要求：电路功能 各种有关材料的性能 各种元、器件的特性参数,HIC中： 膜式元件：导线、绝大部分电阻、中小容量电容、毫微亨级电感 膜式器件：TFT 本节介绍： (1)电阻器 (2)TFT (3)导线、焊区、交叉 (4)多层布线,一 膜电阻器(薄膜电阻和厚膜电阻的通称) 阻值范围宽：0.001/10M / 精度高：薄膜 0.01%或更高，厚膜0.1% 温度系数小：薄膜：2010-6/C或更小 厚膜：100 10-6/C或更小 功率：厚膜 200300W/块,主要性能参数 1.膜电阻率与方阻 对于长为L、宽为W、厚度为d的矩形电阻膜，有：,膜电阻的定义: 长,宽相等的一块正方形电阻膜,当电流从一边流向其对边时电阻膜所具有的电阻值,也称为方阻Rs 一形状规则宽度均匀的电阻膜的电阻为:R=RsL/W=RsN 而膜长L与膜宽W的比值叫做方数N 膜电阻的计算公式 膜电阻器的电阻：R=RsN 其中：s=/d (膜电阻或方阻) N=L/W (方数) -电阻率 d-膜的厚度 设计的基本原则：阻值高，TCR小，占面积小，易微调 其他参数：TCR, VCR, 噪声(热激噪声，电流噪声),2. 电阻温度系数 3.电阻电压系数(R随电压升高而下降的变化电阻的非线性,相应的电阻器为非线性电阻器),4.噪声系数 热激噪声：自由电子的不规则热运动引起的 电流噪声：电流流过时引起的噪声： 存在于除合金型以外的其他类型电阻器中，随颗粒或晶粒的增大而增大。 一般比分立电阻的小得多,二.膜电阻器的平面图形设计 1.基本原则: (1)根据方数来选择图形： N5：直线形 5 N 10：帽形 N10：弯曲形 (2)工艺方法： 厚膜工艺：直线形、帽形 薄膜工艺：帽形、弯曲形,2.直线型电阻的设计,直线型电阻的设计 工艺限制： 薄膜工艺中，机械掩模蒸发时：0.2mm 金属掩模法时：0.1mm 功率限制： 电阻值限制: 注意问题 宽度-与实际膜一致 长度与端头重迭0.5mm 功率密度P0由实验确定，取决于基片材料、电阻材料与使用要求 设计W小于工艺条件所容许的W时，以后者为准,3弯曲型电阻图形,获得高阻值办法：改善材料，设置多个弯曲(弯曲处的方数均比直线部分少) 上图中的弯曲电阻的有效方数为：,.帽形电阻图形的设计 按直线型电阻求得线宽,Ln,T,L,L1,W,W,Wh,如何确定h： 取标称阻值的1.5倍求Wh,即：,5.电阻微调的设计 (1) 方法分类： 改变电阻膜图形 改变电阻膜图形连接方式 改变电阻膜内部结构 (2) 改变图形法(机械法、切割法)： 手工： 砂轮：效率、裂纹、热应变 喷砂：精度5%以内，但有残留膜 超声波：宽度可在50m以下，中小批量薄膜电阻 电子束：适用于薄膜，设备贵 激光：精度高，范围广，适于薄、厚膜，价格高，设备贵,(3) 改变连接方法 电阻串联微调图形,电阻并联微调图形,(4) 改变材料的组织结构： 高温氧化法：增加 电化学法：增加或减小 高频放电法：下降，精度0.5%或更高 6. 寄生效应 串联电感：弯曲形的比直线形的串联电感小 减少膜长度有利 减少间隙/线宽比值有利 缩小电阻图形,串联电阻：来源于导体电阻、电阻膜与导体膜之间的氧化 (对低阻值电阻器影响大) 分布电容：基片的介电常数小有利 加大间距，减少宽度 直线形电阻有利 弯曲多而短有利 分流电阻：提高基片清洁度增大表面电阻 减小环境湿度 采用高阻基片 增大间距,二. 膜电容器 平面图形,二. 膜电容器 多层结构,三. 膜电感器 圆形和方形螺旋电感图形,场效应管结构简介 N沟道结型场效应管的结构示意图,结型场效应管(JFET)的结构和符号,N沟道增强型MOS管结构示意图 及增强型MOS的符号,四. 薄膜晶体管 (TFT) 的结构一：交错型电极,四. 薄膜晶体管 (TFT) 的结构二：平面型电极,根据应用、材料、工艺和设备条件选择TFT的结构图形： 例如： 若用CdS，则应先淀积金电极(采用1,4两种结构)； 若先淀积CdS，则采用铝电极(原因：反溅少，即使有也能迅速氧化，防短路) ，且采用交错型(原因：防电极与半导体之间形成绝缘层，增大电极，保证接触良好) ； 用CdS作半导体层时，宜采用平面型结构，一次完成淀积过程，不必使器件在不同淀积室之间来回移动； 采用TeSe和CdSe作半导体时，可在同一室内完成半导体层和电极层的淀积工作； 采用非晶硅作半导体时，多用GDCVD(分解SiH4)工艺，工艺要求严格，可用H捕获非晶硅中的缺陷，提高载流子的迁移率； 采用多晶硅时,迁移率比非晶硅高12个数量极,TFT中所用的典型材料： 半导体：CdS,CdSe,a-Si,p-Si 基片材料：玻璃，石英，蓝宝石，氧化铍，氧化铝/铝 电极材料：Al,Au,Ni-Cr 绝缘材料： SiOx,SiN,Al2O3 典型尺寸： 膜厚：50-100nm 源和漏极之间的导电沟道长度：5-10m(1m) 半导体层厚度：50-1000nm,绝缘层：20-200nm 电极厚：50-150nm 电极长：15m 总宽度：3mm 五薄膜二极管(三种方法) 金属-半导体肖特基势垒接触 Au-In(欧姆接触)-CdS-(1.1eV)Te-Au 2. 短接TFT的G、D极(制作器件时，应使FET既非增强型，又非耗尽型) 3. 异质结 Al-CdS-CdTe-Au Au-CdS-SiOx-Au Au-CdSe-ZnSe-Au Au-CdS-ZnS-Au,六.导电带(内边线)、焊接区、交叉区(自学) HIC设计小结： 电阻、电容、电感三大元件 TFT、二极管等器件的结构 导电带(内连线)、焊接区、交叉区的设计 多层布线： 厚膜多层布线 薄膜多层布线 多层陶瓷基片,七. 厚膜多层布线,特点： 在基片上依次交叠制作导体和介质层 相邻导体线条交叠而不需要互连处，用介质层加以绝缘 相邻两层导体之间需要连接处，可通过在介质层上留下窗口作为连通孔，使导体通过通孔相连 需经受多次反复烧结，需具有良好的耐重烧性,厚膜多层布线工艺： 逐层印烧法 介质填烧法 连接柱法 逐层印烧法 基片内导体印烧(重复开始)通孔导体印烧介质第一次印烧通孔导体印烧介质第二次印烧完成(重复结束) 顶层导体印烧印烧电阻电阻阻值调整包封介质印烧断通测试组装 不足之处：随层数增加，表面不平度增大,介质填烧法 实质：互补印烧法，可以提高多层布线结构的表面平坦性 缺点：对套印要求高，增加了工序，故不常使用 连接柱法 特点： 在每次印烧前，先印烧通孔导体，使需要形成通孔位置的导体表面有一突出的导体柱，以阻止介质浆料向通孔位置的流渗,介质隔离性好，成品率高，可靠性好 对印烧通孔的掩模精度，通孔尺寸和位置，以及浆料的组成和印烧性能均有严格要求,厚膜多层布线工艺示意图,八. 薄膜多层布线 图形一,薄膜的制作方法： 沉积法(真空蒸镀，溅射，热分解等) 氧化(氮化)法 穿通孔的制作 利用光刻工艺在电介质上制造出来 先在穿通孔内露出下面的导体层,再蒸发沉积上导体层,此时,上导体金属会通过穿通孔与下导体相连.,薄膜多层布线 图形二：薄膜平面布线,目的: 避免出现传统布线中所产生的台阶效应和凹凸不平 工艺过程: 沉积铝光致抗蚀剂掩蔽不需要布线的表面硼酸铵溶液选择性阳极氧化,使需要布线区形成无孔性的Al2O3 除去抗蚀剂,以无孔Al2O3为掩模,使用草酸溶液进行阳极氧化,形成Al2O3绝缘层 特点: 铝导体被无孔Al2O3完全覆盖,两者紧密结合,具有防止电迁移和提高可靠性的作用.,工艺过程示意图:,基片,Al2O3,Al,无孔Al2O3,光致抗蚀剂,九. 多层陶瓷基片,1. 多层陶瓷基片的结构: 类似于多层独石陶瓷电容器 2. 与厚膜多层布线的比较: 相同点: 均经印烧和烧结而成 不同点(以导体图形为例): 印烧精度: 厚膜 0.05%,多层陶瓷1% 导体浆料: 厚膜的贵得多 烧结工艺:厚膜为多次烧成, 多层陶瓷一次烧成 设备费用与维修: 多层陶瓷的高,3. 制作工艺 叠层式: 在流延的陶瓷生坏薄片上印烧导体,打通孔,然后叠层共烧而成. 印烧式: 在生坏陶瓷基片上,采用厚膜工艺交替地印烧导体层和绝缘层,然后共烧.,4. 基片材料 高温共烧基片 1500oC烧成 低温共烧基片 850oC烧成 多层陶瓷基片: 自20世纪80年代以来,国内外大量研究和开发高技术电路基片,并由此试制出多芯片模块MCM(multi-chip mouble). 多层陶瓷基片与薄膜和厚膜工艺配合使用,能制作出复杂的混合IC,4. 设计原则 尽量避免上、下导体重叠或紧邻平行布线，以减少寄生电容 充分利用立体结构 根据工艺试验所得的收缩率精确计算线宽、线间距及通孔位置，在通孔对准和布线上应留有一定的工艺余量 布线形状、厚度等几何参数尽可能对称分布，以避免不均匀应力分布导致的应力损坏 严格控制工艺以确保柱状金属化通孔互连,2.4 HIC的应用,一.HIC的特点 HIC的封装 封装方式： 全封装：玻璃，陶瓷，金属封装 -气密封结构 半封装：塑料,封装结构的形状 两种基本类型： 平卧式引出封装结构 引线与封装底平面平行 直立式引出封装结构 引线与底平面垂直 常见封装：TO(晶体管外壳)封装 单列直插式(SIL/SIP)封装 双列直插式(DIL/DIP)封装 扁平(FP)封装,四种常见封装方式,HIC的型号与命名 由三个部分组成： 第一部分为主称，用汉语拚音第一个字母表示 第二部分为电路类型，用汉语拚音表示 第三部分为序号，用数字表示 引出脚标识 以标识脚开始，逆时针依次编排 工作温度：军用级(-55oC+125oC) 工业级(-25oC+85oC) 娱乐级(0oC+75oC),HIC的引脚标志,二无源HIC,RC网络,三混合RF功率放大器,用HIC制作的手机前端模块 先在陶瓷基片上制出平面电感，然后再用微凸点工艺装配上GaAsIC芯片 具有体积小，功耗低，噪声小等特点,用HIC制作的手机前端模块(结构示意图),四.MCM技术,(一) 何谓MCM？ Multi Chip Module, 多芯片模块，是一种先进的大规模和特大规模混合集成电路技术它是在多层基片上用厚、薄膜方式制作电阻、电容和电感，然后将这些无源元件与单个或多个IC芯片连接，构成具有部件或系统功能的模块。,(二) MCM的实质 集成电路是将众多的单个器件集成在同一块芯片上，而MCM则将众多的芯片集成在同一基板上，是集成电路的再集成，是一种高密度互连(HDI)技术或微组装技术,(三) MCM的组成与工艺,组成：基片芯片连接 芯片：氧化，扩散，光刻等半导体工艺 基片：前述的元器件(电阻,电容,电感,晶体管等) 基板与芯片之间的互连线 基片工艺：三种形式： (a) 基片与芯片之间的连接凸点(bumps) (b) 同层内的布线(interconnects) (c) 层与层之间的连接(vias) 工艺特点：与半导体工艺类似 光刻：膜更厚,基板工艺中的三种基本图形( 凸点、同层布线、层间连接),芯片与基片的连接,芯片倒装技术,芯片与基片的连接,单片金属丝压焊技术,(四) MCM的分类与性能,(五) MCM的特点,高速性 高密度性 高散热性 (六) 应用： MCM在计算机上的应用： 大型计算机 便携式电脑,(七) 三维MCM,埋置型三维MCM 特点：芯片埋置于开槽的基片中，或埋置于任一布线层中,有源基板型三维MCM 特点：利用半导体工艺将复杂的电子系统的元件和部分器件集成在一个硅片上，并以硅片为基板，再作多层布线，顶层再安装多个芯片,底层,多层布线,顶层,叠层型三维MCM 将单层MCM无间隙地层层叠加而成 形式： 简单叠层型 在多层基板两面直接贴装IC芯片 复杂叠层型 两种形式： 利用侧面做互连中间介质 利用金属化通孔及其上的低熔点凸点,2.5 元器件的总体设计概述 2.5.1 设计指导规则 一.一般原则: 各膜式元件形状、取向 互连导体形状、取向 焊接区形状、取向 推荐细节尺寸、最小细节尺寸 电路图形的布局 把握好不同电路中的主要矛盾：高频电路：寄生效应及由此产生的反馈问题，大功率电路：功率的保证和散热,二.尺寸限制：,HIC尺寸限制一鉴表,2.5.2 电路平面图形的粗略布局 一.重画电路原理图: 尽量减少连接线数量,长度,弯曲和交叉 标清输入,输出和其他各种外引出线 用不同颜色笔画出膜式元件及互连导体,外贴元件和丝状连线 二.粗略布局: 估计膜式元件,膜导体和焊接区的面积，在相当于基片面积的图纸上，重绘元器件分布图，大面积元件分布可松散些，小面积分布可密集些 外引出线的焊接区分布在基片的适当边缘上 验证是否满足电路功能,尺寸,体积和重量方面的要求 特殊要求:散热,寄生效应等,例：薄膜双稳态触发器：,1.焊接编号：外引出线,1.焊接编号：内部外贴元件的丝状焊区,2.5.3 电路平面化布局的设计和计算 一.数字电路: 1.根据工作频率等主要技术指标，选用材料： 基片材料：10mm15mm0.5mm微晶玻璃 电阻材料：Cr-SiO,Rs=1k/,P0=15mW/mm2 电容器材料：Al/SiO/Al,Cp=40pF/mm2 工作电压：15V 互连导体和焊接区材料：Cr-Au 保护覆盖层：SiO 二极管和三极管：2CK20C,3DK5,2.设计计算(按左边计算): 电阻功率：BG1导通时P3为最大值96mW，截止时为最小值，但不能取平均值，稳妥起见取P3=P3max,由此计算出W3和L3，余类推。 电容有效面积：S1=C1/C0 在坐标纸上放大10倍画出平面总体设计图,平面设计总图,2. HIC的热设计 温升的影响： 10C法则(温度每升高10C，它们的失效率将翻番) 热设计内容： 1.通过元器件自身结构设计及散热器的合理配置，在热源与环境之间提供散热通道，将电路内部产生的热量有效地散发到外部空间； 2.通过合理的布局元器件，避免大功率元件的过分集中，消除或削弱电路在基片上的过热点，使元器件的温度不超过规定的最高允许温度。 2.1 混合集成电路的散热方式及基本公式 一.热传导: 物体各部分交换能量的物理过程,公式：,二.热对流,三.热辐射,2.2 HIC的热通道和热阻 一.热通道与热阻: 热通道：HIC内部热源产生的热量散发到周围环境中去的路径 热源：HIC中：电阻器，晶体管和二极管 大功率电路中：功率晶体管和功率电阻器 热流：热量的流动 热阻：热路对热流的阻挡作用,热阻：,示例：大功率结型晶体管的热阻(Tj-Ta:热路的热势),二.内热阻的计算: 传导内热阻的计算 上图中：向下：传导热阻 向上：一部分对流和辐射传热，但空间小，相应热阻大，相对总体来说很小，故只计算传导热阻 两种方法： 一维导热法(适用于个别元件发热功率