数字电路第四章组合逻辑电路.ppt

第四章 组合逻辑电路 教学要求： 1、熟练掌握基于门电路的组合逻辑电路的分析和设计方法，以及编码器、译码器、数据选择器、加法器、数码比较器等常用组合逻辑部件的功能、原理和主要用途。 2、根据给定的门电路（SSI）组件或MSI组件，设计其它功能的组合逻辑电路。,前 言 1、 组合逻辑网络的特点： 组合逻辑网络的特点是，任何一个时刻的稳定输出，只取决于该时刻的输入，而与网络以前时刻的输入无关。 2、电路结构： 由逻辑门电路组成。只有从 输入到输出通道，没有从输出到 输入通路。这种电路没有记忆功能。 3、输入与输出信号的函数关系： 写成向量函数的形式：,4、 组合逻辑网络的分析与设计： 所谓分析是对给定的逻辑电路，阐明其输入状态 与输出状态之间的关系。即看它所能完成的逻辑功能。 所谓设计（又称为综合）是根据实际的命题即给 定的功能要求，做出相应的逻辑电路，也就是在给定 的逻辑功能块之间选取最佳的连线方案。 在逻辑电路的分析与设计中，核心问题是经济合 理。要做到这一点，就有一个最佳方案的问题，当然 最佳的标准根据不同的要求，它不是唯一的。但是作 为逻辑设计的古典方法来说，它的最佳标准就是最经 济，即要求所用的集成块最少，集成块之间的连线也 最少。,目前，随着大规模集成电路的出现，设计的出发点不再是使集成块最省，而是力求使系统合理，所用 的功能块少。即使这样，古典的方法至今还是很有用的。 5、正逻辑与负逻辑的定义： 前面曾用真值表来描述逻辑运算。在真值表中用“1”表示逻辑真，用“0”表示逻辑假，而没有指出 这个“1”和“0”对应的具体电位。 A、正逻辑： 用逻辑门的高电平代表“1”，低电平代表“0”。 B、负逻辑： 用逻辑门的高电平代表“0”，低电平代表“1”。,采用正逻辑与负逻辑的真值表如下所示。 比较两个真值表发现，正逻辑与门和负逻辑或门等同；正逻辑或门和负逻辑与门等同。这一点在以后会经常用。为了讨论方便，下面所讨论的逻辑电路均对正逻辑而言。, 组合逻辑电路的分析 所谓逻辑电路的分析，就是找出给定逻辑电路输出 和输入之间的逻辑关系，并指出电路的逻辑功能。 一、分析步骤： 1、由给定的逻辑电路，从输入端开始，根据器件 的功能逐级推导出输出端的逻辑函数表达式。 2、根据输出函数表达式列出真值表。 3、用文字概括出电路的逻辑功能。 二、分析举例： 1、分析图示组合逻辑 电路的逻辑功能：,A、输出端的逻辑函数表达式： B、真值表： C、逻辑功能： 三变量少数服从 多数表决器。,2、分析图示组合逻辑电路的逻辑功能： A、逻辑表达式： B、真值表： C、逻辑功能： 完成异或功能，半加功能， 或者说当两输入不同时， 输出为1。,3、分析图示电路，指出该电路的逻辑功能。 A、写出函数表达式： B、真值表： C、分析功能： 电路称为一位全加器。,2 组合逻辑电路的设计 一、最佳设计的衡量 工程上的最佳设计，通常需要用多个指标去衡量，主要考虑的问题有以下几个方面： 1、所用的逻辑器件数目最少，器件的种类最少，且器 件之间的连线最简单。这样的电路称“最小化”电路。 2、满足速度要求，应使级数尽量少，以减少门电路的延 迟。 3、功耗小，工作稳定可靠。 注： 最小化电路不一定是最佳化电路，必须从经济 指标、速度和功耗等多个指标综合考虑，才能 设计出最佳电路。 组合逻辑电路可以采用小规模集成电路实现，也可以采用中规模集成电路器件或存储器、可编程逻辑 器件来实现。下面先介绍采用传统设计的实例。,二、以SSI为组件的组合逻辑电路的设计步骤： 1、进行逻辑抽象，列出描述实际逻辑问题的真值表。 （是基础，也是关键） 1）首先弄清：什么是输入变量，输出变量或逻辑函数； 2）弄清输入变量和输出变量或逻辑函数间的因果关系； 3）给输入、输出变量赋值，并根据给定的因果关系列出真值表。 2、根据真值表写出表达式并化简，得到最简与或式。 3、将最简与或式变换成满足给定要求的形式（根据要求选用的组件而定）。 4、画出逻辑电路。 5、工艺设计。,三、设计举例： 1、某工厂用两盏灯来反映3台机器的故障情况。当一台机器有故障时黄灯亮；两台机器有故障时红灯亮；三台机器有故障时两盏灯同时亮。采用异或门和与非门进行设计。 解(1)设用A、B、C作为输入变量，表示三台机器的状态，有故障用“1”表示，否则为“0”。 设：用Y和R作为输出变量，分别表示黄灯和红灯，灯亮用“1”表示，否则为“0”。 (2)列真值表画卡若图,(3)逻辑表达式： （4）画出电路（见仿真）,2、下图所示是具有两个输入X、Y和三个输出Z1、Z2、 Z3的组合电路。写出当XY时Z1 1；X=Y时 Z2 1；当XY时Z3 1，写出电路的真值表， 求出输出方程。 解：A、列真值表： B、写出函数表达式： C、分析逻辑功能： 1位比较器。,3、设计一个一位全减器。 解： A、列真值表： 逻辑抽象 输入变量： 被减数An、减数Bn 低位向本位的借位Cn 输出变量： 本位差Dn 本位向高位的借位C n+1 列真值表,B、写逻辑函数式： 画出Cn+1和Dn的K图 1)、用与或非门实现 Cn+1和Dn： 可在K图中直接圈0化简 （得原函数的非 ）， 由还原律可得与或非式。 2)、用异或门实现Dn： 可直接对最小项表达式化简求得,3)、用与非门实现 Cn+1： 可在K图中直接圈1化简得最简与或式。再对最简与或式两次求反进行变换。,C、 画出逻辑电路：,4、设计一组合电路，当接收的4位二进制数能被4整除 时，使输出为1。 A 、列真值表：数N8A+4B+2C+D 注：0可被任何数整除 B、写逻辑函数式：画出F的K图 C、 画出逻辑电路：略,5、设计一组合电路，比较2个2位二进制数X、Y的大小，当 XY时，使输出为1。 A、分析题意， 列真值表： B、写逻辑函数式： C、 画出逻辑电路：略,6、设计一个将8421 BCD码转换为余3码的变换电路。 A、分析题意， 列真值表： 该电路输入为8421 BCD码，输出为余3码，因此它 是一个四输入、四输出的码制变换电路，框图、真 值表如图示： 其中：10101111 为无关项。,K图化简：,B、选择器件： 从门电路的数量、种类、速度等方面综合折中考虑。选择非门，与非门，异或门。 C、写出输出函数表达式： 先得出最简与或式，然后进行函数式变换。变换时 一方面应尽量利用公共项以减少门的数量，另一方 面减少门的级数，以减少传输延迟时间，因而得到 输出函数式为 ：,D、画逻辑电路： 电路采用了三种门电路，速度较快，逻辑图如图示。,7、用或非门设计一组合电路，其输入为8421BCD码，输出L。当输入数能被4整除时，L1，其他情况均为0。（0可以被任何数整除） A、分析题意， 列真值表： 其中：10101111 为无关项。,B、写逻辑函数式： C、最简设计 D、画逻辑电路: A B C L D,8、在只有原变量输入，没有反变量输入条件下，用与 非门实现函数。 A、生成项：公式 BC项为多余项，也称生成项。 头部因子与尾部因子：乘积项中，原变量部分称头部 因子，反变量部分称尾部因子。 有用的生成项：除尾部因子之外的其它变量因子（头 部因子）相同的乘积项。 B、由函数F可知： 为有用的生成项。 所以：,C、尾部因子变换，尽可能减少尾部因子的种类，即取 得最多的尾部公共项。 所用的公式是： 即因子插入法。依此，上式变为： D、两次取反，得与非与非表达式： E、画逻辑图，如图所示：,3 常用MSI组合逻辑器件及应用 一、编码器 用文字、符号或数码表示特定对象的过程称为编码。在数字电路中用二进制代码表示有关的信号称为二进制编码。 实现编码操作的电路就是编码器。按照被编码信号的不同特点和要求，有二进制编码器、二十进制编码器、优先编码器之分。 1、二进制编码器 用n位二进制代码对N个（ N=2n ）一般信号进行编码的电路，叫做二进制编码器。 例如n=3，可以对8个一般信号进行编码。 编码器特点：任何时刻只允许输入一个有效信号。其输入是一组有约束(互相排斥)的变量， 否则输出会发生混乱。,A、三位二进制编码器框图： 输入：I0I7 8个高电平信号 输出：三位二进制代码F2、F1、F0 B、真值表：,C、编码器的输出函数 1）由真值表得出编码器输出函数为： 2）因为任何时刻，I0I7当中仅有一个取值为1，利用 这个约束条件将上式化简，得到：,D、三位二进制编码器的框图：,2、二十进制(BCD)编码器 将十进制数（09）10个信号编成二进制代码的电路叫做二十进制编码器。它的输入是代表09这10个数符的状态信号，输出是相应的BCD码。其特点是任何时刻只允许输入一个有效信号。 A、 8421 BCD 码编码表： ,B、编码器的各输出表达式： C、 8421BCD码编码器电路图：,3、优先编码器 优先编码器常用于优先中断系统和键盘编码。与普通编码器不同，优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。 常用的MSI优先编码器有10线4线(如74LS147)、 8线3线(如74LS148)。 A、74LS148二进制优先 编码器的逻辑符号：,1）输入端： 70为状态信号输入端，低电平 有效。 7的优先级别最高，0的级别最低。 2）输出端： C、B、A 为代码(反码)输出端。 C为最高位， A 为最低位。 3）使能端： E1为使能(允许)输入端，低电平 有效。 当E1=0时，电路允许编码。 当E1=1时，电路禁止编码。此时 输出C、B、A均为高电平。 4）E0为选通输出端 CS为扩展输出端 它们用于级联和扩展。,B、74LS148的功能表：,C、 用2片83优先编码器扩展为164优先编码器,二、译码器 1、二进制译码器 二进制译码器有n个输入端(即n位二进制码)，2n个输出线。 常见的MSI译码器有24译码器、38译码器和416译码器。变量译码器也称为最小项发生器。 A、 24译码器 1）逻辑电路及逻辑符号：（输出信号低电平有效）,E为使能端：它可用来引入选通脉冲，以抑制冒险脉冲 的发生。也可用来扩展输入变量数。 2）功能表：当 时： 3）输出函数： 4）功能扩展：,B、38译码器： 1)、译码器逻辑符号： 2)、功能表如表：,3)、输出函数： E1=1，E2A+E2B=0处于译码状态，否则被禁止译码。 C、二进制译码器的应用： 1)、实现存储系统的地址译码。 2)、实现逻辑函数（最小项发生器）。 3)、用作数据分配器或脉冲分配器。 D、举例： 试用38译码器实现函数： 因为：当使能端有效时，每个输出 ， 所以：只要将输入变量加至译码器的地址输入端， 并在输出端辅以少量的门电路，便可实现。 ,逻辑电路： 同理解F2： 2、二十进制译码器 二十进制译码器也称BCD译码器，它的功能是将输入的一位BCD码(四位二进制)译成10个高、低电平输出信号，因此也叫410译码器。 ,A、二十进制译码器74LS42的逻辑图和逻辑符号。,B、74LS42功能表：,3、显示译码器 A、显示译码器是用来驱动显示器件，显示数字或字 符的MSI部件。 显示译码器随显示器件的类型而异，与辉光数码管相配的是BCD十进制译码器，而常用的发光二极管(LED)数码管、液晶数码管、荧光数码管等是由7个或8个字段构成字形的，因而与之相配的有BCD七段或BCD八段显示译码器。 B、显示译码原理。 发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，有红、黄、绿等色。 LED数码管有共阳、共阴之分。共阴式LED数码管的原理图如图所示。 使用时，公共阴极接地，7个阳极ag由相应的BCD七段译码器来驱动(控制)，如图所示。,1）、共阴式LED数码管的原理图： 2）、BCD七段译码器来驱动电路图：,C、BCD七段（共阴）译码器真值表：,三、数据选择器 数据选择器又称多路选择器(Multiplexer, 简称MUX），其框图如图所示。它有n位地址输入、 2n位数据输入、1位输出。每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关。常用的数据选择器有： 2选1、4选1、 8选1、 16选1等。,1、4选1数据选择器 A、逻辑图及符号： 其中D0D3是数据输入端，也称为数据通道；A1、A0 是地址输入端，或称选择输入端；Y是输出端；E是 使能端，低电平有效。,B、功能表： C、4选1 MUX的逻辑表达式(E=0)： mi是地址变量A1、A0所对应的最小项，称地址最小项。,2、 8选1数据选择器（MUX） A、逻辑符号： B、功能表： C、K图： D、输出表达式：,3、数据选择器的应用： 数据选择器的应用很广，可作数据选择，以实现多路信号分时传送；可实现组合逻辑函数；可在数据传输时实现并串转换；可产生序列信号。 A、用MUX实现函数F原理： 1)、对于n个地址输入的MUX，表达式为： 2)、任何一个具有n个输入变量的逻辑 函数都可以用最小项之和来表示： 3)、比较Y和F的表达式可以看出，只 要将逻辑函数的输入变量A、B、C、 加至数据选择器地址输入端，并适当选择Di的值， 就可以使F=Y。,B、 函数的输入变量数 L 小于等于选用MUX的地址 输入端数 n 时： a)、当L=n时：只要将函数的输入变量A、B、C、依 次接到MUX的地址输入端，根据函数F所需要的最 小项，确定MUX中Di的值(0或1)即可； b)、当Ln时：将MUX的高位地址输入端不用(接0或 1)， 其余同上。 3)、举例： 试用8选1MUX实现逻辑函数： 解：a.首先求出F的最小项 表达式。将F填入K图， 根据K图可得。,b. 采用8选1 MUX时： c. 令A2=A，A1=B，A0=C，且D1=D2=D3=D4=D5=D7=1， D0=D6=0则： Y=(ABC)m(01111101) = m(1, 2, 3, 4, 5, 7) 故F=Y。 d. 用8选1MUX实现函数F的逻辑图：,C、 函数的输入变量数 L 大于选用的MUX的地址输入端 数 n 时： a)、从L个输入变量中选择n个直接作为MUX的地址输 入，多余的(L-n)个变量要反映到MUX的数据输入 Di端，即Di是多余输入变量的函数，简称余函数。 设计的关键是如何求出函数Di。 确定余函数Di可以采用代数法或降维K图法。 b)、举例1： 试用4选1MUX实现三变量函数： a.首先选择地址输入，令A1A0=AB， 则多余输入变量为C，余函数Di =f(c)。 b.代数法确定余函数Di。 ,将F的表达式变换为与Y 相应的形式： 将F与Y对照可得： c. 卡诺图法确定余函数Di。 在K图中选择AB=A1A0，则AB变量按其组合可直接 将F的K图划分为四个子K图。每个子K图所对应的 函数就是余函数Di。 在各子K图上直接化简， 便可求出余函数Di的值： ,d.逻辑图 ： e.解题步骤归纳如下： 画出函数F的K图。 选择地址输入。 在F的K图上确定余函数Di的范围。 求余函数Di。 画出逻辑图。,3)、举例2： 试用8选1MUX实现逻辑函数： a. 画出F的四变量K图： b.选择地址变量，确定余函数Di： 原则上，地址变量的选择是任意 的，但选择合适才能使电路简化。 简单的方法是： 观察F的K图或将F化简，从F的输入变量中选择出现比较多的输入变量加到地址输入端，这样就能得到较简化电路。 选择A、B、D为地址变量，则多余输入变量为C。 化简各子K图求得余函数为：,c.逻辑图： 3)、举例3： 试用8选1MUX实现逻辑函数： 注：此方法得到的结果不一定是最简单的,a. 画出F的四变量K图： b.选择地址变量，确定余函数Di：,c.逻辑图： 4、 数据选择器的扩展： A、利用使能端进行扩展。 下图是将双4选1MUX扩展为8选1 MUX的逻辑图。 其中 A2是8选1MUX地址端的最高位，A0是最低位。,B、树状扩展： 例如：用5个4选1MUX实现16选1MUX。,C、采用扩展法，用2片8选1MUX实现下面逻辑函数： 逻辑图：,四、数据分配器 数据分配器又称多路分配器(DEMUX)，其功能是将一路输入数据按n位地址分送到2n个数据输出端上。 常用的DEMUX有14DEMUX，18DEMUX， 116DEMUX等。 1、14数据分配器（DEMUX）： A、逻辑符号： D为数据输入、A1、A0为地址输入 Y0Y3为数据输出、 E为使能端。 B、功能表：,2、用译码器实现DEMUX： 将2-4译码器的使能端E用作数据输入端D，则24 译码器的输出可写成 ： 随着译码器输入地址的改变，可使某个最小项mi为1。则译码器相应的输出Yi=D，因而只要改变译码器的输入地址A、B，就可以将输入数据D分配到不同的通道上去（分配的数据为0）。因此，凡是具有使能端的译码器，都可以用作数据分配器。,3、数据分配器与数据选择器联用，实现多通道数据分 时传送。 例如： 发送端由MUX将各路数据分时送到公共传输线上， 接收端再由分配器将公共传输线上的数据适时分配 到相应的输出端，而两者的地址输入都是同步控制 的，其示意图如图所示。,五、数码比较器 比较两个二进制整数大小的电路。 1、 四位并行数码比较器 A、逻辑符号 其中：1）输入端A3A0、B3B0接两 个待比较的四位二进制数。 2）输出端PAB、PA=B、PAB 是三个比较结果。 3） CAB、CA=B、 CAB是三个 级联输入端。当扩大待比较二进制数的位 数时，可将低位比较器的输出端： PAB、PA=B、PAB 分别接到高位比较器的 CAB、CA=B、CAB 三个输入端。,B、四位比较器功能表：,C、比较器的输出： 1)、输出PAB=1(即A大于B)的条件是：最高位A3B3，或者最高位相等而次高位A2B2，或者最高位和次高位均相等而次低位A1B1，或者高三位相等而最低位 A0B0，或者四位均相等而低位比较器来的输入CAB时PAB=1 。 2)、输出PA=B=1的条件是：A3=B3，A2=B2， A1=B1， A0=B0，且级联输入端CA=B 时PA=B=1 。 3)、输出 PAB=1 的条件请自己导出。 2、比较器的级联 四位比较器可直接用来比较两个四位或小于四位的二进制整数的大小。当两个待比较的数的位数超过四位时，往往要将多个比较器级联使用。,例如：采用两块四位比较器组件，用分段比较的方法， 实现七位二进制的比较，其逻辑图如图示。,六、加法器 加法器在数字系统中的应用十分广泛。除了能进行多位二进制数的加法运算外，也可以用来完成二进制减法运算。还可以利用加法器来实现码组变换。 一个四位加法器如图示。 ,1、试采用四位加法器完成余3码到8421BCD码的转换 A、码组变换原理 因为对于同样一个十进制数，余3码比相应的8421BCD码多3，因此要实现余3码到8421 BCD码的转换，只需从余3码减去(0011)即可（相当于加3）。由于0011各位变反后成为1100，再加1（补码），即为1101，因此，减(0011)与加(1101)等效。所以，在四位加法器的A3A0接上余3码的四位代码，B3、B2、B1、B0上接固定代码1101，就能实现转换。 B、逻辑电路：,2、 用四位加法器构成一位8421 BCD码加法器 A、码组变换原理： 两个BCD码数相加，并以BCD码给出其和的电路称为BCD码加法器。 两个一位十进制数相加，若考虑低位的进位，其和应为019。8421 BCD码加法器的输入、输出都应用8421 BCD码表示。 而四位二进制加法器（逢16进1）是按二进制数进行运算的，因此必须把输出的二进制数(和数) 进行等值变换。即当和小于等于9时不需要修正，当和大于9时需要加6(0110)修正（进位标志置1，相当于减10）。 设：当和大于9时，D10=1，当和小于9时，D10=0 则：可用D10来控制是否需要修正，即D10=1时， 和加6，D10=0时则不加。,B、一位8421 BCD码加法器： 图中第片完成二进数相加的操作，第片完成和 的修正操作。当进位产生（C41）或和数在1015的情况下要产生修正控制信号C，其中：,七、以MSI为组件的逻辑电路设计方法 （一）设计步骤： 1、逻辑抽象，列出真值表。 2、写出逻辑函数表达式。 3、将得到的逻辑式与已知MSI器件的逻辑函数式对照，比较结果有以下4种可能： 1）与某种MSI的输出函数形式上完全相同，这时用这种MSI直接实现。 2）输入端数或功能是某种MSI输出函数的子集，也可以直接使用。 3）MSI的函数式是要产生函数式的一部分，可通过扩展的办法或附加少量其它电路来实现所要求的功能。 4）与所知或可用的MSI函数基本功能基本上无共同之处，另想方法处理。 4、按照上述对照比较的结果，画出设计的逻辑电路。,（二）例： 1、用1片4选1 数据选择器 实现逻辑函数 解： 所以只要令：A1=B，A0=C 则：D0=1，D1=D，D2=A，D3=1,2、试用38译码器和最少的门电路实现逻辑函数。 。译码器输出低电平有效， 使能端 。 解：A、列真值表 B、令 A=A2，B=A1，C=A0 则： C、画图,3、设计一个多功能组合逻辑电路，M1、M0为功能选择输入信号，a、b为逻辑变量，F为电路的输出，当M1、M0取不同值时，电路具有不同的逻辑功能，见表1。试用8选1数据选择器和最少的与非门实现电路。数据选择器的功能表见表2。规定M1、M0及a分别接选择器的A2、A1、A0。,解：由题意和多功能输出函数F的真值表，列出F关系M1、M0及a的真值表。 因为：M1 A2，M0 A1，a A0 所以：D0=0，D1=1，D2=b D3=b，D4=0，D5=b，D6=b，D7=1 故连接电路为：,4 组合逻辑电路中的竞争与冒险 一、竞争与冒险 在组合电路中，某一输入变量经不同途径传输后，到达电路中某一会合点的时间有先有后，这种现象 称为竞争。由于竞争而使电路输出发生瞬时错误的现象称为冒险。 1、竞争与冒险现象示例1： 电路如图示，其输出函数为F=AB+AC。当B=C=1时, 应有F=A+A=1，即不管A如何变化，输出F恒为高。而实际上由于门电路有延迟，当A由高变低时，在输出波形上出现了一个负脉冲。 这是由竞争所造成的错误输出，这种宽度很窄的脉冲，称其为毛刺(图中波形忽略了信号的前后沿，并假定各门的延迟时间均为tpd)。这种负向毛刺也称为 0型冒险； 反之，若出现正向毛刺称1型冒险。 ,电路与波形图： 2、竞争与冒险现象示例2： 加到同一门电路的两输入信号同时向相反方向变化，由于过渡过程不同也会出现竞争，也有可能在输出端出现毛刺(图中未考虑门的延迟时间)。这种由于多个输入变量同时变化引起的冒险称为功能冒险。,电路与波形图： 3、注意： 竞争是经常发生的，但不一定都会产生毛刺。如示例1中A由0变1时也有竞争，却未产生毛刺，所以竞争不一定造成危害。但一旦出现了毛刺，若下级负载对毛刺敏感，则毛刺将使负载电路发生误动作。,二、竞争与冒险的识别 1、代数法： 当函数表达式在一定条件下可以简化成 或 的形式时，X的变化可能引起冒险现象。 2、K图法： 如果两卡诺圈相切，而相切处又未被其它卡诺圈包围，则可能发生冒险现象。如图所示电路，该图上两卡诺圈相切，当输入变量ABC由111变为011时，F从一个卡诺圈进入另一个卡诺圈，若把圈外函数值视为0，则函数值可能按1 - 0 - 1变化，从而出现毛刺。,3、实验法： 两个以上的输入变量同时变化引起的功能冒险难以用上述方法判断。因而发现冒险现象最有效的方法 是实验。 利用示波器仔细观察在输入信号各种变化情况下的输出信号， 发现毛刺则分析原因并加以消除，这是经常采用的办法。 三、冒险现象的消除 当电路中存在冒险现象时，必须设法消除它，否则 会导致错误结果。消除冒险现象通常有如下方法： 1、加滤波电路： 由于毛刺很窄（多在几十纳秒内），其宽度可以和门的传输时间相比拟，因此常在输出端并联滤波电容C，或在本级输出端与下级输入端之间，串接一个积分电路来消除其影响。在TTL电路中，电容在几十至几百皮法的范围内取。,加滤波电路排除冒险: 2、 加选通信号，避开毛刺： 毛刺仅发生在输入信号变化的瞬间，因此在这段时间内先将门封住，待电路进入稳态后， 再加选通脉冲选取输出结果。,3、增加冗余项消除逻辑冒险： 在其K图上，两卡诺圈相切处加一个卡诺圈可消除 逻辑冒险。即增加了一个冗余项。冗余项是简化函数时 应舍弃的多余项， 但为了电路工作可靠又需加上它。 4、比较： 接滤波电容的方法简单易行，但输出电压的波形随 之破坏。因此，只适用于对波形的前、后沿无严格要求 的场合。 引入选通脉冲的方法简单，无需增加电路元件，但 必须设法得到一个与输入信号同步的选通脉冲，对这个 脉冲的宽度和作用的时间均有严格的规定。目前许多 MSI器件都备有使能(选通控制)端，为加选通信号消除 毛刺提供了方便。 增加冗余项适用范围有限。,小 结 一、 本章内容提要： 1、组合逻辑电路的分析步骤： A、根据给定的逻辑电路，从输入端开始，逐级推导 出输出端的逻辑函数表达式。 B、根据输出函数表达式列出真值表。 C、用文字概括出电路的逻辑功能。 2、组合逻辑电路的设计步骤： A、将文字描述的逻辑命题转换成真值表。 B、选择器件类型 C、写出相应的逻辑函数表达式 D、画出逻辑电路图。,3、常用MSI组合逻辑器件及应用 A、编码器 二进制编码器 二十进制(BCD)编码器 优先编码器 B、译码器 二进制译码器 二十进制译码器 显示译码器 C、数据选择器 4选1数据选择器 8选1数据选择器（MUX） D、数据分配器 E、数码比较器 F、加法器 4、组合逻辑电路中的竞争与冒险 ,二、举例 1、有一水箱由大、小两台水泵ML和MS供水。水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；反之给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时水泵全部同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。 解：（1）逻辑抽象 A、B、C为输入变量， MS、 ML为输出变量。 MS 1水泵工作，0停止工作。 ML1水泵工作，0停止工作。,（2）列真值表 (4)画图（略）,MS,ML,（3）逻辑化简,2、下图为4个已连接好的与非门及一个4选1数据选择器实现的逻辑函数F(Q,R,S,T)=m(4,5,6,7,8,13,14,15)。 要求：无0、1信号，只能用Q,R,S,T原变量输入，4个 与非门中只有在标有、处可供连接。 解：分析 1、从4个输入变量中选出合适的2个输入变量作为数据选择器的2个地址输入端。 2、合理的应用、的逻辑关系处理余函数。,（1）利用K图确定地址输入端 由K图分析可知，应用QR或TR或SR作为地址输入端，但此时有“0”作为数据输入，与题意不符。故选ST作为地址输入端。令A1=S，A0=T。 （2）利用K图确定余函数。,（3）分析组合与非门电路 令接Q ，接R，则 为Q与R的异或。 （4）画电路,3、用8选1数据选择器构成的多功能组合逻辑电路如图所示，其中G1、G0为功能选择输入信号，X、Z为输入逻辑变量，F为输出信号，试分析该电路在不同选择信号时，可获得哪几种逻辑功能。,解： 根据8选1数据选择器的逻辑功能，在选择输入信号G1，G0的不同取值下，输出函数的表达式如表所示。从表中可见，电路在G1G000，01，10和11四种情况下，分别可获得或、与、