数字电路摘要.ppt

卡洛图化简,CMOS反相器,PMOS管,NMOS管,若 C =1（接VDD )、C =0（接地），当uI =1时，VTN导通；uI =0 时，VTP导通；所以VTP和VTN至少有一管导通，使传输门TG导通。,由于VTP和VTN在结构上对称，所以图中的输入和输出端可以互换，又称双向开关。,若 C =0（接VDD )、C =1（接地），VTP和VTN都截止，使传输门TG截止。,传输门简,CMOS三态门,8-3编码器,当EI=0时：Ex=0，表示“电路工作，且有编码输入”：Ys=0 ，表示“电路工作，但无编码输入”。,级联1,3-8译码器,1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1,0 X X X X X X 1 X X X X X X 1 X X X 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1,Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0,S S1 S2 A2 A1 A0,Outputs,Inputs,级联2,数据选择器,级联3,双4选1接成8选1,级联方法 1、分时工作。高位芯片工作时，低位芯片不工作。 2、如果允许无效数据输入，用高位标志输出端连低位片选。如果只有有效数据输入，用最高位数据线连低位片选。,例用2地址4选1数据选 择器74LS153实现逻辑函数：,数据选择器是实现组合逻辑函数的主要元件。a地址数选能实现a+1个变量的组合逻辑函数。,组合逻辑电路,组合逻辑电路本身和其外围电路仅由非门和传输门组成。,竞争与冒险判断法,或,则该组合电路存在竞争冒险现象。,只要输出逻辑表达式在一定的条件下能化简为：,当B=C=1时，上式可以转换成：,故该电路存在竞争-冒险。,常用的消除方法有：引入封锁脉冲；引入选通脉冲；修改逻辑设计；接入滤波电容。,SR锁存器,逻辑图,功能表,同步SR触发器,电平触发。只有CP=1时，触发器的状态才由输入信号R和S来决定。,功能表,逻辑图,D锁存器,逻辑图,主从JK触发器,逻辑图,功能表,主触发器在CP=1期间均可以接收输入信号，从触发器的状态只在CP从10时发生变化。,D触发器,T触发器,逻辑图,D触发器改JK触发器,双2位寄存器74HS75 数据锁存器74HS373,在数字电路中，用来存放二进制数据或代码的电路。,当CP= 1时，送到数据输入端的数据被存入寄存器，当 CP=0时，存入寄存器的数据将保持不变。,寄存器74LS75,并行输入、并行输出,移位寄存器不仅具有存储的功能，还可以用于串转并。,右移移位寄存器,计数器接数据选择器，可以用于并转串。,双向移位寄存器74LS194,4位二进制加法计数器74LS161, 异步清零。, 计数。, 并行置数。,写出驱动方程、状态方程和输出方程；列出状态转换表；画出状态转换图；画出时序图。,驱动方程：,分析时序逻辑电路的逻辑功能,状态（转移）方程：,输出方程：,列出状态转换表：,画出状态转换图：,画时序图：,电路功能：六进制（模6）同步计数器,（2）状态分配，列状态转换编码表。,（1）根据设计要求，设定状态，画出状态转换图。该状态图不须化简。,设计一个同步5进制加法计数器,（3）选择触发器。选用JK触发器。,（4）求各触发器的驱动方程和进位输出方程。 列出JK触发器的驱动表，画出电路的次态卡诺图。,根据次态卡诺图和JK触发器的驱动表可得各触发器的驱动卡诺图：,（5）写出驱动方程：,利用逻辑分析的方法画出电路完整的状态图。,检查能否自启动,可见，如果电路进入无效状态101、110、111时，在CP脉冲作用下，分别进入有效状态010、010、000。所以电路能够自启动。,在设计时应尽量保证有一全局复位信号GLCRn，或保证触发器、计数器在使用前已经正确清零和状态机处于确知的状态。 控制时钟信号尽量走可编程器件的的全局时钟网络GCLKn。 在同步电路里，时钟信号要连接到所有的寄存器，触发器以及锁存器等器件上。这些巨大的负载就象分布的RC线。由于RC线的延时是线长的函数，这样就使得连到同一根时钟线上的时钟由于距离时钟源的远近不一而产生不同的延时。因而造成各个以时钟为基准器件的动作也不一致，而造成时序上的混乱。这就是同步电路时钟偏差。,不应使用门控时钟,门控时钟是非常危险的，极易产生毛刺，使逻辑误动作。 在可编程逻辑器件中，一般使用触发器的时钟使能端，而这样，并不增加资源，只要保证建立时间，可使毛刺不起作用。 改进后电路：,注意多时钟的同步化 两个没有相位关系的时钟这样使用，后级时钟可能不能准确采样。,改进后：用一个触发器做同步化处理，保证后级时钟准确采样。,不应在计数中使用异步清零,这是一个53计数器，采用计到53后产生异步复位的办法实现清0，产生毛刺是必然的。然而最严重的是，当计数器所有bit或相关bit均在翻转时，电路有可能出错，例如：计数器从“110011”“110100”，由于电路延时的原因，中间会出现“110101”状态，导致计数器误清0。 采用同步清0的办法，不仅可以有效地消除毛刺，而且能避免计数器误清0。电路如下图所示。,不应使用行波时钟,行波记数器虽然原