数字电子技术(一)实验指导书13-14-2.doc

数字电子技术（一）实验指导书天津科技大学电子信息与自动化学院实验一 TTL集成与非门电路一、实验目的：1.掌握集成门电路的逻辑功能及测试方法。2.掌握集成门电路的逻辑变换。3.熟悉数字电路实验箱、数字万用表、双踪示波器的使用方法。二、实验设备：1.SXJ-3C数字电路学习机 2.双踪示波器 3.数字万用表4.器件：74LS00 两片 74LS20一片 74LS86一片三、实验预习：1.复习各种门电路的逻辑符号、逻辑函数式、真值表。2.查出实验所用集成电路的外引脚线排列图，熟悉其引脚线位置及各引脚线用途。四、实验内容：实验前先检查实验箱电源是否正常，然后选择实验用的集成电路，按接线图连线。特别注意及地线不能接错。线接好后经指导教师检查无误方可通电。实验中改动接线必须先断开电源，接好线后再通电实验。1.测试门电路的逻辑功能（1）测出双4输入与非门74LS20的逻辑功能图1-11245GND7674LS2014图1-212GND7374LS8614按图1-1接线，输入端（管脚1、2、4、5）接电平开关，输出端（管脚6）接一个发光二极管显示插口。14脚接+5V电源，7脚接地。将电平开关按表1-1置位，其中0对应低电平（L），1对应高电平（H），分别测出输出逻辑状态（发光二极管亮时为1，不亮时为0）和输出电压填入表1-1中。表1-1输入端输出端61245逻辑状态电压(V)00000001001101111111表1-2输入端输出端212逻辑状态电压(V)00011011（2）测出二输入异或门74LS86的逻辑功能：选二输入异或门电路74LS86按图1-2接线。电平开关按表1-2置位，分别测出输出逻辑状态和输出电压填入表1-2中。2.测试逻辑电路的逻辑关系：用74LS00组成图1-3所示逻辑电路，当输入信号为表1-3的状态时，观察发光二极管的输出状态，将结果填入表1-3中。图1-3表1-3输入端输出端ABZ00011011 3.利用与非门组成其他门电路并测试其逻辑功能（1）组成与门根据与门的逻辑表达式可知：故可以用两个与非门组成与门电路，电路如图1-4所示。根据图1-4连接线路，当输入信号为表1-4的状态时，观察发光二极管的输出状态，将结果填入表1-4中。（2）组成或门根据或门的逻辑表达式可知：故可以用三个与非门组成或门电路，电路如图1-5所示。根据图1-5连接线路，当输入信号为表1-5的状态时，观察发光二极管的输出状态，将结果填入表1-5中。（3）组成或非门根据或非门的逻辑表达式可知：故可以用四个与非门组成或非门电路，电路如图1-6所示。根据图1-6连接线路，当输入信号为表1-6的状态时，观察发光二极管的输出状态，将结果填入表1-6中。图1-4 与门电路图1-5或门电路图1-6 或非门电路表1-4输入端输出端ABY00011011表1-5输入端输出端ABY00011011表1-6输入端输出端ABY00011011图1-7* 4.观察与非门对脉冲的控制作用用一片74LS00按图1-7接线，一个输入端K接任一电平开关，另一个输入端输入连续脉冲，将电平开关K分别置于低电平（0）和高电平（1），用示波器同时观察输入与输出信号，画出其波形于表1-7中，分析K对输出脉冲的控制作用。 表1-7K 为低电平K 为高电平输入波形输出波形输入波形输出波形五、实验报告：1.写出实验目的、实验仪器和实验步骤。2.按各步骤要求填表,并在逻辑图上标出集成块引脚号。3.回答思考题。 六、思考题1.与非门什么情况下输出高电平？什么情况下输出低电平？与非门不用的输入端应如何处理？2.说明图2-3所示电路的逻辑功能？试用逻辑代数的公式进行验证（写逻辑式，并化简为最简的与或形式）。3.如果与非门的一个输入端接连续时钟脉冲，那么：（1）其余输入端是什么状态时，允许脉冲通过？此时输出端与输入端的波形有何区别？（2）其余输入端是什么状态时，不允许脉冲通过？此时与非门输出是什么状态？实验二 译码器和数据选择器一、实验目的：1.熟悉集成译码器的工作原理。2.了解用集成译码器组成不同的扩展电路。3.掌握数据选择器的逻辑功能和使用方法4.熟悉数字电路实验箱、数字万用表的使用方法。二、实验设备：1.SXJ-3C数字电路学习机 2.数字万用表3.器件：74LS00一片 74LS139一片 74LS153一片三、实验预习：1.复习各种译码器和数据选择器的工作原理。2.查出实验所用集成电路的外引脚线排列图，熟悉其引脚线位置及各引脚线用途。四、实验内容：1.译码器功能测试图2-1 5V表2-1输入输出控制选择1000001010011将74LS139译码器按图2-1接线，其中，1、2、3、脚分别接电平开关，4、5、6、7脚接发光二极管，按表2-1所示输入电平的状态分别置位，观察输出端的状态，将结果填入表2-1中。并验证该逻辑功能是否正确。2.2-4线译码器的扩展将双2-4线译码器转换为3-8线译码器。选用74LS139和74LS00芯片各一片，按图2-2接线，其中，输出端、接发光二极管，输入端、图2-2 5V 接电平开关。注意：芯片74LS139和74LS00都要连接电源和地。按表3-2输入端的状态分别置位，观察输出端的状态，将结果填入表2-2中，并分析3-8线译码器的逻辑功能。表2-2输入输出控制端选择0000010100111001011101113.数据选择器的功能测试将双4选1数据选择器74LS153按图2-3的引脚接线,其中控制端、地址输入端和、数据输入端、和分别接电平开关。输出端接发光二极管。当输入端的电平开关按表2-3改变时，观察输出端的状态，填入表2-3中。并分析数据选择器的逻辑功能。图2-3 5V 表2-3输入输出控制端地址输入数据输入100000001001000110100010101100111五、实验报告：1.写出实验目的、实验仪器和实验步骤。2.按各步骤要求填表,并分析译码器和数据选择器的逻辑功能。3.回答思考题。六、思考题1.在译码器中，说出控制端的作用？2.在控制端=0的情况下，74LS139译码器的输出端、与选择端 的关系是什么？3.在控制端=0的情况下，双4选1数据选择器74LS153在地址输入端和的不同状态下输出端的状态与数据输入端、和的哪一路相同？实验三 中规模组合逻辑电路的应用一、实验目的1. 进一步熟悉中规模集成数据选择器的功能及应用，2. 掌握用中规模集成芯片实现其它逻辑功能的方法。二、实验原理数据选择器是常用的组合逻辑部件之一。它由组合逻辑电路对数字信号进行控制来完成较复杂的逻辑功能。它有若干个数据输入端D0、D1、，若干个地址端A0、A1、和一个输出端Y0。在地址端加上适当的信号，即可从多个输入数据源中将所需的数据信号选择出来，送到输出端。中规模集成芯片74LS153为双四选一数据选择器，引脚排列如图3-1所示，其中D0，D1，D2，D3为四个数据输入端，Y为输出端，A1，A0为地址端，同时控制两个四选一数据选择器的工作，S为工作状态选择端(或称使能端)。74LS153的逻辑功能如表3-1所示，当S=1时电路不工作，此时无论A1、A0处于什么状态，输出Y总为零，即禁止所有数据输出，当S=0时，电路正常工作，被选择的数据送到输出端。表3-1输 入输 出SA1A0Y10 000001101010D0D1D2D3图3-1 74LS153引脚排列中规模集成芯片74LS151为八选一数据选择器，引脚排列如图3-2所示。其中D0-D7为数据输入端，Y=W为输出端，A2、A1、A0为地址端，74LS151的逻辑功能如表3-2所示。用数据选择器可以产生任意组合的逻辑函数，因而用数据选择器构成函数发生器方法简便，线路简单。对于任何给定的三输入变量逻辑函数均可用四选一数据选择器来实现，同时对于四输入变量逻辑函数可以用八选一数据选择器来实现。 表3-2输 入输 出SA2 A1 A0YW1 0100 0 0D0D000 0 1D1D100 1 0D2D200 1 1D3D301 0 0D4D401 0 1D5D501 1 0D6D601 1 1D7D7图3-2 74LS151引脚排列三、实验设备与器件1. SXJ-3型模拟、数字学习机一台2. 双四选一数据选择器74LS153 2片 八选一数据选择器74LS151 1片四、实验预习1. 复习数据选择器有关内容。2. 分别设计用四选一数据选择器和八选一数据选择器实现三人表决的电路, 画出接线图，列出测试表格。3. 设计并画出用四选一数据选择器和相应门电路构成十六选一的电路。五、实验内容(一) 用74LS153实现下列功能1. 构成全加器A、B和CI为加数、被加数和低位来的进位，全加器的和数S及向高位的进位CO的逻辑方程为S=ABCI+ABCI+ABCI+ABCICO=ABCI+ABCI+ABCI+ABCI图3-3为用74LS153实现全加器的接线图，按图连接实验电路，测试全加器的逻辑功能，记录之。 图 3-3 全加器2. 构成三人表决电路 按自己设计用四选一构成三人表决电路接线，测试逻辑功能记录之。(二) 测试74LS151八选一数据选择器的逻辑功能1. 按表3-2逐项进行功能验证。2. 用74LS151实现三人表决电路按自己设计用八选一构成三人表决电路进行实验。*(三)用四选一数据选择器构成十六选一电路，验证其功能。六、实验报告1总结74LS153和74LS151的逻辑功能2画出设计的逻辑电路图，整理实验结果，并与设计要求进行比较。3总结中规模集成逻辑电路的设计方法及用数据选择器设计电路的方法。4记录在实验中遇到的故障问题及解决办法。实验四双稳态触发器一、 实验目的 熟悉集成触发器和触发器的外形及外引线排列。 验证基本触发器、触发器、触发器的逻辑功能。 练习使用触发器组成计数器。二、 实验设备和仪器 数字电路实验箱一台。 双踪示波器一台。 器件：74LS00二输入四与非门片74LS74双触发器片 74LS76双触发器片三、 实验预习 预习教材有关触发器的内容，熟悉74LS74的引脚功能。 预习触发器、触发器、触发器的逻辑功能，并画它们的状态表。 触发器和触发器触发方式有何不同？ 预习用触发器、触发器组成的两位二进制加法计数器。四、 实验内容和步骤输入状态输出状态RDSDQQ表41测试基本RS触发器的逻辑功能 图41用74LS00中的两个与非门按图41接线，输入端SD、RD接逻辑电平开关，输出端Q、Q接电平显示发光二极管。当输入端的高低电平分别为表41所示的状态时，观察输出端发光二极管的发光情况，将结果记录于表41中。验证其逻辑功能是否正确。2测试JK触发器的逻辑功能选用74LS76中的一个JK触发器如图42所示，输入端RD、 SD、J、K接逻辑电平开关，CI接脉冲输入端，输出端Q、Q接电平显示发光二极管。（1） 置位和复位功能的测试 表42CLKJKRDSDQ0110图42（2） JK触发器逻辑功能的测试测 试 条 件输 出 状 态J、K 端 状 态触发器原状态CI端触发脉冲变化后触发器状态CI由10CI由01JKQQ*Q*1110101001100010将触发器置“1”状态，当J、K分别为表43的状态时，CI端输入单脉冲，表43（a） 观察输出端的变化，将结果记录于表43中。 （b）将触发器置“0”状态，重复上述步骤（a）。（3） JK触发器的计数功能 将JK触发器接成计数状态（J=K=1），CI端加可调的连续脉冲，用示波器观察输出端的波形，画出相应的波形图。3D触发器逻辑功能的测试选用74LS74中的一个D触发器，如图43所示。图中RD、 SD分别为置“0”端和置“1”端，CLK为时钟脉冲输入端。（1）将触发器置“0”。改变D的状态，当单脉冲CI由0变1和由1变0时，触发器的状态如何变化？将测试结果记录于表44中。（2）将触发器置“1”。重复上述步骤，将测试结果记录于表44中。测 试 条 件输 出 状 态D 端 状 态触发器原状态CI端触发脉冲变化后触发器状态CI由10CI由01DQQ*Q*001101表44图434JK触发器的应用 图44（1）图44所示的电路是用74LS76中的两个JK触发器联接而成的，试分析此电路的逻辑功能。（2）按图44接线。接通电源，将两触发器清零，在脉冲输入端输入单脉冲，观察发光二极管的变化情况，同时用示波器观察此时两触发器1Q、2Q的输出状态，将结果填于表45中。验证是否与理论相一致。表45输 入 脉 冲 数输 出 端 状 态1Q2Q01234五、 注意事项74LS76的电源和地的引脚位置与一般的74系列芯片位置不同，接线后应仔细核查引脚的接线是否正确。七、 实验报告要求1整理实验数据并填表，总结3种双稳态触发器的逻辑功能。 2试用JK触发器、D触发器组成4位异步二进制加法计数器和减法计数器。 3试画出图44电路的输出波形图。 实验五计数器一、 实验目的 1掌握同步二进制加法与减法计数器的工作原理。2验证常用中规模集成计数器电路各引脚的逻辑功能。3熟练掌握中规模集成计数器电路应用方法。4学会使用中规模电路组成N（N16）进制计数器的方法。二、 实验设备和仪器 数字电路实验箱一台。 双踪示波器一台。 器件：74LS00二输入四与非门片74LS161 四位二进制计数器 片 74LS76双触发器2片三、 实验预习1分析本实验中各电路图的工作原理。2预习教材计数器工作原理等内容，熟悉74LS161的引脚功能。3预习集成计数器74LS161逻辑功能，并画出它的状态表。4用74LS161设计N（N16）进制计数器电路图。并画出实验用状态表。四、 实验内容和步骤 用JK触发器组成同步二进制计数器图51用两片JK触发器及与门按图51接成电路，复位开关K接逻辑电平开关，CLK端接单脉冲，输出端Q0、Q1 、Q2接电平显示发光二极管。拨 动复位开关K将所有输出清零，当CLK端逐次加脉冲时，观察输出端发光二极管的发光情况，将结果记录于表51中。验证其逻辑功能是否正确。表51脉冲数输出状态Q2Q1Q00123456782集成计数器74LS161功能验证接线如图5-2所示，输入端D