吉大11春学期《数字逻辑电路》复习题专科,含答案.doc

吉大11春学期数字逻辑电路复习题1、数制与编码（-21）10 =（979 ）10补（78.8）16=（ 120.05 ）10 （0.375）10=（ 0.011 ）2（-395）10 =（ ）9补（65634.21）8=（ 6B9C.44 ）16 （121.02）16=（10201.0012 ）4（49）10 =（ 110001 ）2=（ 31 ）16（-1011）2 =（ 10100 ）反码=（ 10101 ）补码 如果用奇校验传送的数据部分为0111001，则所加校验位应为（ 1 ）。2、化简逻辑函数F（A、B、C、D）=M（0、2、5、7、8、10、13、15）。答：BD+BD3、说明同步时序逻辑电路的分析步骤。、写出方程式 、画状态转换图、写驱动方程 、画时序波形图、写状态方程 、分析其功能、填状态方程表 、检查自启动4、说明什么是组合逻辑电路。对于数字逻辑电路，当其任意时刻的稳定输出仅仅取决于该时刻的输入变量的取值，而与过去的输出状态无关，则称该电路为组合逻辑电路，简称组合电路。5、说明什么是Moore型时序逻辑电路。若时序逻辑电路的输出仅仅是电路状态的函数，则称为Moore型时序逻辑电路。6、完成下列代码之间的转换：（1）（0101 1011 1101 0111.0111）8421BCD（ 5997.7 ）10；（2）（359.25）10（ 0110 1000 1100.01011 ）余3；（3）（1010001110010101）余3（ 0111 0000 0110 0010 ）8421BCD 。7、试写出下列二进制数的典型Gray码：101010，10111011。答：典型格雷码的编码规则为： 101010的Gray码是：111111 10111011的Gray码是：111001108、化简逻辑函数F（A、B、C、D）=m（3、4、10、11、12、13、14、15）答：-A-BD+ABC+CD+AC9、利用布尔代数的公理和定理求AB 的最简逻辑函数表达式。以下用 A 代表“A的非”，其它的也雷同。题目中的和，分别代表异或和同或，下面把它们用与或非逻辑运算展开并化简。F = (A B) AB = (AB + AB) * AB + (AB + AB) * (AB) = (AB * AB + AB * AB) + (AB + AB ) + (AB) = ( 0 + 0 ) + (AB + AB ) + (AB) = ( 0 + 0 ) + AB + AB + AB = ( 0 + 0 ) + AB + AB + AB + AB = ( 0 + 0 ) + AB + AB + AB + AB = ( 0 + 0 ) + (A + A)B + (B + B)A = B + A10、将下列函数转化成为最小项表达式和最大项表达式F（A、B、C、D）=答：m5+m7+m13+m15 M0M1M2M3M4M6M8M9M10M11M12M14F（A、B、C）=答：m1+m2+m3+m4+m5+m6+m7+m9+m13 M8M0M11M12M14M15F（A、B、C、D）=答：m1+m3+m4+m5+m6+m7+m9+m10+m11+m12+m13+m14+m15 M0M2M8F（A、B、C、D）=答：m1+m3+m4+m5+m7+m12+m15 M0M2M6M8M9M10M11M13M1411、给出的标准与或式和标准或与式。答：AB+B-C+A-C (-A+B)(B+-C)(A+-C)12、已知： x 补=10101001，求： -x 补 和 (1/4)x 补。 解：正数的补码是其本身负数的补码是其原码的反码加1-x补= x 的反码 加 1= 01010110+ 1=01010111(1/4)x =x/4 这里先确认X是二进制先转换十进制10101001=1*2*0次方+0*2*1+0*2*2+1*2*3+0*2*4+1*2*5+0*2*6+1*2*7=2+0+0+8+0+32+0+128=170正数的补码是其本身负数的补码是其原码的反码加1-x补= x 的反码 加 1= 01010110+ 1=01010111(1/4)x =x/4 这里先确认X是二进制先转换十进制10101001=1*2*0次方+0*2*1+0*2*2+1*2*3+0*2*4+1*2*5+0*2*6+1*2*7=2+0+0+8+0+32+0+128=170170/4 =42.542.5换二进制 00101010.5 (1/4)x 补=00101010.513、用逻辑代数公理和定理化简： 答：ACE+-ABD+BCDE14、将下列函数简化，并用“与非”门和“或非”门实现该电路并判断有无竞争冒险现象，并予以消除。 F（A、B、C）=m（0、2、3、7） F（A、B、C）=M（3、6） F（A、B、C、D）= F（A、B、C、D）=答：1：AB+-B-C 有竞争和冒险的现象 消除方法：AB+-B-C+A-C2：A+-B-C+BC 无竞争和冒险现象3：B-C+-AC+A-B 有竞争冒险 消除方法：B-C+-AC+A-B+-AB+A-c15、分析下图所示的时序逻辑电路，要求：给出分析的必要步骤，描述电路的逻辑功能。=1=1=1x4x3x2x1f4f3f2f116、分析下图所示逻辑电路，说明其逻辑功能。17、用一片双四选一数据选择器74LS153，实现一位全加器的功能（74LS153见下图）。18、利用卡诺图将以下函数：F= m4 (0,1,2,3,5,7,8,10,13,15) 化简为最简或与表达式。 答：BD+-B-D+-C-D CP&D1CP1D2CP2D3CP3Q3Q2Q119、分析下图所示的时序逻辑电路，要求：给出分析的必要步骤，描述电路的逻辑功能。20、用74LS138设计一位二进制全加器。74LS138如下图所示。 74LS13874LS138A0A1A2S0S1S2Y0Y1Y7. . . 1、2、4、7号与非后就是和，3、5、6、7号与非后就是进位21、设计一个能接收两位二进制Y = y1y0，X = x1x0，并输出Z = z1z2的逻辑电路。当Y = X时，Z = 11，当YX时，Z = 10，当YX时，Z = 01。用“与非”门实现该逻辑电路。解：根据题目要求的功能，可列出真值表如下：用卡诺图化简：z1= z2=转化为“与非与非”式为：逻辑电路为：22、设计一个逻辑电路，输入A1A0和B1B0是两个二位二进制数，当A1A0大于B1B0时，输出为1，否则输出为0。要求用与非门实现。23、请说明同步时序逻辑电路设计的基本步骤。1、形成原始状态图和原始状态表；2、状态化简，求得最小化状态表；3、状态编码，得到二进制状态表；4、选定的触发器类型，并求出激励函数和输出函数最简表达式；5、画出逻辑电路图。24、设计一个8421BCD码十进制数对9的变补电路。要求：写出真值表；给出最简逻辑表达式；画出电路图。25、用与非门设计一个将2421码转换成8421BCD码的转换电路。26、利用卡诺图化简逻辑函数F（A、B、C、D）=Z27、设计一个组合逻辑电路，其输入为三位二进制数 A = A2A1A0，输出也为一个三位二进制数Y = Y2Y1Y0。当A的值小于2时，Y = 0；当2 A 5时，Y = A + 3；A 5 时，Y = A-3。要求用与非门实现该电路。28、设计一个110序列检测器，要求用JK触发器实现，写出完整设计过程。（15分）29、一组合电路有四个输入：A、B、C、D（表示4位二进制数，A为最高位，D为最低位），两个输出X和Y。当且仅当该数被3整除时X=1，当且仅当该数被4整除时，Y=1。求出X、Y的逻辑函数，画出最简逻辑电路。30、试设计一个水位报警控制器，水位高度用四位二进制数表示。当水位上升到0.5米时，白指示灯开始亮；当水位上升到0.6米时，黄指示灯开始亮：当水位上升到0.8米时，红指示灯开始亮，其它灯灭；水位不可能上升到1米。试用或非门设计此报警器的控制电路。31、说明同步时序逻辑电路的设计步骤。1、分析设计要求，进行逻辑抽象，建立原始状态图2、进行状态化简，求最简状态图3、进行状态分配，画出用二进制数进行编码后的状态图4、选择触发器，求时钟方程、输出方程和状态方程5、求驱动方程6、画出逻辑电路图7、检查设计的电路能否自启动32、用全加器及适当的门电路设计一个五人表决器。本题5个输入，一个输出。当至少有3个输入为1时输出为1，否则输出为0.需要两个全加器。在第一个上，先用A、B、C当输入，输出为M和N。其中M是和，N是进位。在第二个上，M、D、E当输入，P和Q是输出。P是和，Q是进位。再从P、Q、N着手，列真值表、画卡洛图，当Q和N都是1，或者Q、N中有一个1且P为1时输出为1，否则输出为033、用与非门设计一个组合逻辑电路。该电路输入为一位十进制的8421码，当其值大于或等于8和小于等于3时输出F的值为1，否则F的值为0。34、设计一个模4计数器。要求计数代码为典型格林码，用JK触发器实现，写出完整设计过程。35、用153数据选择器设计一代码转换电路，将4位二进制数转换成格林码。36、下图是化简后的状态表。状态分配为A=00,B=01,C=11,D=10，用JK触发器和尽量少的逻辑门实现其电路。画出每个触发器的激励卡诺图和电路输出卡诺图。每个触发器的输入激励方程和电路输出方程,并画出电路实现。现态输入A A/0 B/0B A/0 C/1C B/0 D/0D C/1 D/0x=0 x=137、分析下图所示的脉冲异步时序电路。CPQQCD0QQCD1QQCD21 控制函数：D0 =，CP0=CP，D1=，CP1=，D2=，CP2=2 状态转移真值表 输入 激励 输出Q2 Q1 Q0CPD0 CP0D1CP1D2CP20 0 0 11111111110 0 1 10110111000 1 0 11101100011 0 0 11111010110 1 1 10100100101 0 1 10110010001