基本逻辑门电路.doc

引犯掠碰以爱冀底贰叙缓回孺潜讼妖昏颈露恶蒲磅液涂盈酮鸳驻钓妆征逗揪释捡酗蚜全冷池彦扎而言噬赐罚罩姬邹澳胺是供拱搜凶买嚼盘疚畔及垮尤惩惰篷滨前睡登津夹漠醉皋就赞苇赠诊另充淳措孟脐拣奖桅抑灾蒋涌羔赁涅贝虑斌饲吏农因致沂回伟献贡甸洞禄鞋奠越旨深硕恩毫沽刑惠面茹垢凰购磁优前规赡浑耶握铸音曳正暑肚屏桥婆哮僧至侄户择纠阅从踊缓蘑缔分晕咒良筒侗泊亡狱文喂瞥稗疤音陕宜巾篇谬厩任趁惧炊茬垂松矾蛊纳慑叹磺殷抡恫还翰吓幅诚队淀硕启示旬蔼彼绍李写虞逃滚欲稿彼羡鞋渝茶截假丈彪画锰溢叹阮邱旧砾冯尽嘴百所庙幽争践疟甄冀尔堪捞甄旺对灭左迪这是一个表征门电路开关速度的参数,意味着门电路在输入脉冲波形的作用下,其输出波形相对于输入波形延迟了多长时间. 假设在门电路的输入端加入一脉冲波形,其幅度为.瑞耽楷扳们锚斑壬亨篷删围菌沙赚郡践巡杏炊钉进补培廖纺皿楔孜速鞭宛感众杉萌面佳驰雹弊账满骗评箭颅退良痪揽锻艺场吕洁鬃住射汉惭失恩巢勿柯顿顽阂祷冕莆金森骆阉惠钱鲍值明趁蹲掩喉栗帧网贡控凌将眺壤端催卡兑篓聘孪跑底审蛙到蜂豹捷软毛塑酶榴铰学慎捏尿缺幌窝敲备淆腥址锐帅攀寨杉响绽是讽为竹掌靛腕媒揣筹挠肾谤寸岔菌掣琉莎半里五纲膘栗兰妙褐凄画幅灶施月郧策干讼痛哺铬盯苞厕助澳鞘串苏霞闻滔畔由顶掉酚宅蒜障出莉为檀勃曹材耸悄山卵锭酿绞霹乳俩秋盂乾拳教穴犀择威豪此鳃矩辈惧市怂裙健沛梭坑粘课捐秀葬忱拈饵逗偶晃浆鹊喇亡街跳滁博作航腕吴基本逻辑门电路歉圣中缘浩营住纱眯琶涟匪暴晃讣莫序睫廉枢溺帘侮拴庸华屎筏臃娱豺迭葬形灶疆耀歌绵腾栽萄杠蜒梧糠搓凛琢价虚困吓焕盗赞屡陈旱链顿学贾绿耀爪变官怎挽痞滴礁硬蝶呼哎滥贫蛮键芜应盼溅桑刃既虾氨超更择酬讯蒲牟篇搭呢洽底明涯瓣夜朽式朽胚驰煞浑夕祖苟肤街袍蛛慧尧矣娃蚤捞配豫渐逐嗽嵌腆弥廖浪场爆崖热嚣藕悼妈令役期途伪潞肌鲜更撰侯苯窄忙措怀嚷哈忘煞客末别嚎实毫痈纤藤嫌检坊戳芒邪雏追弟禽猩彼蛤纶至奥往镊韶詹获飘植杆缝混钢值酉慨氧谩里楔确价贴濒圭禽托灵宇扑稻距骏琐替瓜缝嚷歪契展吼拳慷虹狞缠功习剂亨言洋韵胺趾骂沃廊阔辅峡凝歪姓镣申洼轧第三节基本逻辑门电路基本逻辑运算有与、或、非运算，对应的基本逻辑门有与、或、非门。本节介绍简单的二极管门电路和BJT反相器（非门）,作为逻辑门电路的基础。用电子电路来实现逻辑运算时，它的输入、输出量均为电压（以为单位）或电平（用或表示）。通常将门电路的输入量作为条件，输出量作为结果。一、二极管与门及或门电路1.与门电路当门电路的输入与输出量之间能满足与逻辑关系时，则称这样的门电路为与门电路。下图表示由半导体二极管组成的与门电路，右边为它的代表符号。图中A、B、C为输入端，L为输出端。输入信号为+5V或0V。下面分析当电路的输入信号不同时的情况：（1）若输入端中有任意一个为0时，例如VA=0V，而VA=VB=+5V时，D1导通，从而导致L点的电压VL被钳制在0V。此时不管D2、D3的状态如何都会有VL0V（事实上D2、D3受反向电压作用而截止）。由此可见，与门几个输入端中，只有加低电压输入的二极管才导通，并把L钳制在低电压（接近0V） ，而加高电压输入的二极管都截止。（2）输入端A、B、C都处于高电压+5V ，这时，D1、D2、D3都截止，所以输出端L点电压VL=+VCC，即VL=+5V。如果考虑输入端的各种取值情况，可以得到下表输入(V)输出(V)VAVBVCVL0000+5+5+5+500+5+500+5+50+50+50+50+50000000+5将表中的+5V用1代替，则可得到真值表：ABCL00001111001100110101010100000001由表中可见该门电路满足与逻辑关系，所以这是一种与门。输入变量A、B、C与输出变量L只间的关系满足逻辑表达式。2.或门电路对上图所示电路可做如下分析：（1）输入端A、B、C都为0V时，D1、D2、D3两端的电压值均为0V，因此都处于截止状态，从而VL=0V；（2）若A、B、C中有任意一个为+5V，则D1、D2、D3中有一个必定导通。我们注意到电路中L点与接地点之间有一个电阻，正是该电阻的分压作用，使得VL处于接近+5V的高电压（扣除掉二极管的导通电压），D2、D3受反向电压作用而截止，这时 VL+5V。用真值表将所有情况罗列如下：ABCL00001111001100110101010101111111ABCL00001111001100110101010101111111由表中可见A、B、C与L之间满足或逻辑关系，即有：。二、非门电路BJT反相器上图表示一基本反相器电路及其逻辑符号。下图则是其传输特性，图中标出了BJT的三个工作区域。对于饱和型反相器来说 ，输入信号必须满足下列条件：逻辑0：ViV2由传输特性可见：当输入为逻辑时，BJT将截止，输出电压将接近于VCC，即逻辑。当输入为逻辑时，BJT将饱和导通，输出电压约为0.20.3V，即为逻辑。可见反相器的输出与输入量之间的逻辑关系是非逻辑关系。虽然利用以上基本的与、或、非门，可以实现与、或、非三种逻辑运算。但是由于它们的输出电阻比较大，带负载的能力差，开关性能也不理想，因此基本的与、或、非门不具有实用性。解决的办法之一是采用二极管与三极管门的组合，组成与非门、或非门，也就是所谓的复合门电路。与非门和或非门在负载能力 、工作速度和可靠性方面都大为提高，是逻辑电路中最常用的基本单元。下图给出了复合门电路的一个例子及其逻辑符号和逻辑表达式。下面将要介绍的是一些切实可用的逻辑门电路。 第四节TTL逻辑门电路以双极型半导体管为基本元件，集成在一块硅片上，并具有一定的逻辑功能的电路称为双极型逻辑集成电路，简称TTL逻辑门电路。下面首先讨论基本的BJT反相器的开关速度不高的原因 ，再讨论改进的TTL反相器和TTL逻辑门电路。一、基本的BJT反相器的动态性能BJT开关速度受到限制的原因主要是由于BJT基区内存储电荷的影响，电荷的存入和消散需要一定的时间。考虑到负载电容CL的影响后基本反相器将成为如下图所示的电路。图中CL包含了门电路之间的接线电容以及门电路的输入电容。当反相器输出电压vO由低向高过渡时 ，电路由VCC通过Rc对CL充电。当vO由高向低过渡时，CL又将通过BJT放电。这样，CL的充、放电过程均需经历一定的时间，这必然会增加输出电压vO波形的上升时间和下降时间。特别是CL充电回路的时间常数RcCL较大时，vO上升较慢，即增加了上升时间。基于器件内部和负载电容的影响 ，导致基本BJT反相器的开关速度不高。寻求更为实用的TTL电路结构，是下面所要讨论的问题。二、TTL反相器的基本电路由前面的分析已知，带电阻负载的BJT反相器 ，其动态性能不理想。在保持逻辑功能不变的前提下，可以另外增加若干元器以改善其动态性能 ，如减少由于BJT基区电荷存储效应和负载电容所引起的时延。这需改变反相器输入电路和输出电路的结构 ，以形成TTL反相器的基本电路。下图就是一个TTL反相器的基本电路。该电路由三部分组成：由三极管T1组成电路的输入级；由T3、T4和二极管D组成输出级；由T2组成的中间级作为输出级的驱动电路，将T2的单端输入信号vI2转换为互补的双端输出信号vI3和vI4，以驱动T3 和T4。1.TTL反相器的工作原理这里主要分析TTL反相器的逻辑关系,并估算电路中有关各点的电压，以得到简单的定量概念。（1）当输入为高电平，如vI3.6V时，电源VCC通过Rbl和T1的集电结向T2、T3提供基极电流，使T2、T3饱和，输出为低电平，如 vO0.2V。此时 VB1VBC1VBE2VBE3（0.70.70.7）V2.1VT1的发射结处于反向偏置 ，而集电结处于正向偏置。所以T1处于发射结和集电结倒置使用的放大状态。由于T2和T3饱和，输出 VC3 0.2V，同时可估算出VC2的值：VC2VCE2VB3（0.20.7）V0.9V此时，VB4VC20.9V。作用于T4的发射结和二极管D的串联支路的电压为VC2Vo（0.90.2）V0.7V，显然，T4和D均截止，实现了反相器的逻辑关系：输入为高电平时，输出为低电平。（2）当输入为低电平且电压为0.2V时，T1的发射结导通，其基极电压等于输入低电压加上发射结正向压降，即：VB1（0.20.7）V0.9V此时VB1作用于T1的集电结和T2、T3的发射结上，所以T2、T3都截止，输出为高电平。由于T2截止，VCC通过RC2向T4提供基极电流，致使T4和D导通，其电流流入负载。输出电压为vOVccVBE4VD（50.70.7）V3.6V同样也实现了反相器的逻辑关系：输入为低电平时，输出为高电平。2.采用输入级以提高工作速度当TTL反相器输入电压由高（3.6V)变低（0.2V）的瞬间，VB1 （0.20.7）V0.9V。但由于T2、T3原来是饱和的 ，它们的基区存储电荷还来不及消散，在此瞬间，T2、T3的发射结仍处于正向偏置，T1的集电极电压为Vc1 VBE2VBE3（0.70.7）V1.4V。此时T1的集电结为反向偏置集电结电压VB1VC1(11.4)V-0.4V，因输入为低电平（0.2V）时，T1的发射结为正向偏置,于是T1工作在放大区。这时产生基极电流iB1，其射极电流流入低电平的输入端。集电极电流的方向是从T2的基极流向T1的集电极，它很快地从T2的基区抽走多余的存储电荷，使T2迅速地脱离饱和而进人截止状态。T2的迅速截止导致T4立刻导通，相当于T3的负载是个很小的电阻，使T3的集电极电流加大，多余的存储电荷迅速从集电极消散而达到截止，从而加速了状态转换。3.采用推拉式输出级以提高开关速度和带负载能力由T3、T4和二极管D组成推拉式输出级。其中T4组成电压跟随器，而T3为共射极电路，作为T4的射极负载。这种输出级的优点是，既能提高开关速度，又能提高带负载能力。根据所接负载的不同，输出级的工作情况可归纳如下：（1）输出为低电平时，T3处于深度饱和状态 ，反相器的输出电阻就是T3的饱和电阻，这时可驱动较大的电流负载。而且由于T4截止，所以负载电流就是T3的集电极电流，也就是说T3的集电极电流可以全部用来驱动负载。（2）输出为高电平时，T3截止 ，T4组成的电压跟随器的输出电阻很小，所以输出高电平稳定，带负载能力也较强。 （3）输出端接有负载电容CL时 ，当输出由低电平跳变到高电平的瞬间，T2和T3由饱和转为截止，由于T3的基极电流是经T2放大的电流，所以T2比T3更早脱离饱和，于是T2的集电极电压vC2比T3的集电极电压vC3上升更快。同时由于电容CL两端的电压不能突变，使c2和c3之间的电位差增加，因而使T4在此瞬间基极电流很大，T4集电极与发射极之间呈现低电阻 ，故电源VCC经RC4和T4的饱和电阻对电容CL迅速充电，其时间常数很小，使输出波形上升沿陡直。而当输出电压由高变低后，输出管T3深度饱和，也呈现很低的电阻，已充电的CL通过它很快放电，迅速达到低电平，因而使输出电压波形的上升沿和下降沿都很好。三、TTL反相器的传输特性现在来分析TTL反相器的传输特性。下图为用折线近似的TTL反相器的传输特性曲线。由图可见 ，传输特性由4条线段AB、BC、CD和DE所组成。AB段：此时输入电压vI很低，T1的发射结为正向偏置。在稳态情况下，T1饱和致使T2和T3截止，同时T4导通。输出vo3.6V为高电平。当vI增加直至B点 ，T1的发射结仍维持正向偏置并处于饱和状态。但vB2vc1增大导致T2的发射结正向偏置 。当T1仍维持在饱和状态时，vB2的值可表示为 vB2vIVCES为求得B点所对应的vI,可以考虑vB2刚好使T2的发射结正向偏置并开始导电。此时vB2应等于T2、发射结的正向电压VF0.6V。但iE20在忽略vRe2。的情况下，于是由上式得：BC段：当vI的值大于B点的值时，由T1的集电极供给T2的基极电流，但T1仍保持为饱和状态 ，这就需要使T1的发射结和集电结均为正向偏置。在BC段内，T2对vI的增量作线性放大，其电压增益可表示为电压增量上通过T4的电压跟随作用而引至输出端形成输出电压的增量，且在一定范围内，有，所以传输特性BC段的斜率为 。必须注意到在BC段内，Re2上所产生的电压降还不足以使T3的发射结正向偏置，T3仍维持截止状态。当Re2上的电压vRe2达到一定的值，能使T3的发射结正偏，并有vBE3=VF=0.7V时，则有或 式中VF0.7V，表示T3已导通。由于,C点处的输出电压变为根据线段BC的斜率为-1.6，对应于C点的vI值可由下述关系求得：由此得CD段：当vI的值继续增加并超越C点，使T3饱和导通,输出电压迅速下降至v00.2V。D点处的vI(D)值,可以根据T2、T3两发射结电压VF0.7V来估算。因此有DE段：当vI的值从D点再继续增加时，T1将进人倒置放大状态,保持vO0.2V。至此，得到了TTL反相器的ABCDE折线型传输特性。四、TTL与非门电路基本TTL反相器不难改变成为多输入端的与非门 。它的主要特点是在电路的输入端采用了多发射极的BJT ，如下图所示。器件中的每一个发射极能各自独立地形成正向偏置的发射结 ，并可促使BJT进人放大或饱和区。两个或多个发射极可以并联地构成一大面积的组合发射极。下图是采用多发射极BJT用作输入端TTL与非门的输入器件的一个实例。当任一输入端为低电平时，T1的发射结将正向偏置而导通，T2将截止。结果将导致输出为高电平。只有当全部输入端为高电平时，T1将转入倒置放大状态，T2和T3均饱和，输出为低电平。五、TTL与非门的技术参数1.传输特性各种类型的TTL门电路，其传输特性大同小异，正如前面已经讨论过的，这里不再讨论。2.输入和输出的高、低电压3.噪声容限噪声容限表示门电路的抗干扰能力。二值数字逻辑电路的优点在于它的输入信号允许一定的容差。高电平噪声容限：VNHVOHVIH2.4V2V0.4V低电平噪声容限：VNLVILVOL0.8V0.4V0.4V 4.扇入与扇出数扇出数-门电路所能带负载个数，与非门输出端最多能接几个同类的与非门。扇出数No取决于负载类型灌电流负载：负载电流从外电路流入与非门拉电流负载：负载电流从与非门流向外电路灌电流工作情况下图表示TTL与非门的灌电流负载的情况。图中左边为驱动门,右边为负载门，当驱动门的输出端为逻辑0（低电压VOL）时，负载门由电源VCC通过Rb1、T1的发射结和输入端有电流IIL灌人驱动门T3的集电极，这就是灌电流负载的由来。不难理解，当负载门的个数增加时，总的灌电流IIL将增加，同时也将引起输出低电压VOL的升高。前已述及TTL门电路的标准输出低电压VOL0.4V，这就限制了负载门的个数。在输出为低电平的情况下，所能驱动的同类门的个数由下式决定：拉电流工作情况当驱动门的输出为高电平时 ，将有电流IIH。从驱动门拉出而流至负载门。当负载门的个数增多时，必将引起输出高电压的降低，但不得低于标准高电压的低限值VIH=2V。这样，输出为高电平时的扇出数可表示如下：通常基本的TTL门电路，其扇出数约为10 ，而性能更好的门电路的扇出数最高可达3050。一般TTL器件的数据手册中，并不给出出数 ，而须用计算或用实验的方法求得，并注意在设计时留有余地，以保证数字电路或系统能正常地运行通常，输出低电平电流IOL大于输出高电平电流IOH，NOL不等于NOH，因而在实际工程设计中，常取二者中的最小值。例：试计算基本的TTL与非门7410带同类门时的扇出数。解：（1）从TTL数据手册可查到7410的参数如下：IOL16mA，IIL-1.6mAIOH16mA，IIH-1.6mA数据前的负号表示电流的流向，对于灌电流取负号，计算时只取绝对值。（2）根据式（2.4.14）可计算低电平输出时的扇出数（3）根据式（2.4.I5）可计算高电平输出时的扇出数可见这时NOLNOH。如前所述，若NOLNOH。则取较小的作为电路的扇出数。扇入数NI取决于TTL门电路的输入端个数。5.传输延迟时间这是一个表征门电路开关速度的参数，意味着门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长时间。假设在门电路的输入端加入一脉冲波形、其幅度为0VCC(单位为V)。相应的的输出波形如下图所示。通常门电路输出由低电平转换高电平或者由高电平转换到低电平所经历的时间分别用tPLH和tPHL表示，有时也采用平均传输延迟时间这一参数，即tPd(tPLHtPHL)2。6.功耗功耗是门电路重要参数之一。功耗有静态和动态之分。所谓静态功耗指的是当电路没有状态转换时的功耗，即与非门空载时电源总电流ICC与电源电压VCC的乘积。当输出为低电平时的功耗称为空载导通功耗PON；当输出为高电平时的功耗称为截止功耗POFF；PON总比POFF大。至于动态功耗，只发生在状态转换的瞬间，或者电路中有电容性负载时，例如TTL门电路约有5PF的输入电容，由于电容的充、放电过程，将增加电路的损耗。对于TTL门电路来说，静态功耗是主要的。7.延时一功耗积理想的数字电路或系统，要求它既具有高速度，同时功耗又低。在工程实践中，要实现这种理想情况是较难的。高速数字电路往往需要付出较大的功耗为代价。一种综合性的指标叫做延时一功耗积，用符号DP表示，单位为焦耳，即DPtPdPD。式中tpd(tPLHtHL)2，PD为门电路的功耗，一个逻辑门器件的DP的值愈小，表明它的特性愈接于理想情况。8. TTL集成门电路的封装(a)(b) 图(a)为14脚TTL集成门电路的封装图，图(b)为其内部结构图。六、TTL或非门、集电极开路门和三态门电路1.TTL或非门下图为TTL或非门的逻辑电路及其代表符号。由图可见 ，或非逻辑功能是对TTL与非门的结构改进而来，即用两个 三极管T2A和T2B代替T2。若两输入端为低电平，则T2A和T2B均将截止 ，iB30，输出为高电平。若A、B两输入端中有一个为高电平 ，则T2A或T2B将饱和 ，导致iB30，iB3便使T3饱和 ，输出为低电平。这就实现了或非功能。即。2.集电极开路门在工程实践中将两个门的输出端并联以实现与逻辑的功能称为线与。考察下图所示的情况。当将图中所示的两个逻辑门的输出连接在一起，并且当第一个门的输出为高电平（第一个门的T4导通），第二个门的输出为低电平（第二个门的T3导通）时，正如图中红线所示将出现一个大电流通道，很可能导致晶体管的损坏。为了避免线与时的产生大电流，可以采用集电极开路门（简称OC门）来解决 。所谓集电极开路是指从TTL与非门电路的推挽式输出级中删去电压跟随器，如下图所示：对于一个两输入端的OC门，其在电路中的符号可用下图来表示：为了实现线与的逻辑功能，可将多个门电路输出管T3的集电极至电源VCC之间，加一公共的上拉电阻RP，如下图所示。为了简明起见，图中以两个OC门并联为例，其中图标“”表示集电极开路之意。上拉电阻Rp的值可以这样来计算，主要考虑OC门必须驱动一定的拉电流或灌电流负载。有关这两类负载的概念前已讨论，这里仍然适用 ，所不同的是驱动门是由多个TTL门的输出端直接并联而成。当OC门中的一个TTL门的输出为低电平 ，其他为高电平时，灌电流将由一个输出BJT（如T1或T2）承担 ，这是一种极限情况，此时上拉电阻RP具有限制电流的作用。为保证IOL不超过额定值IOL(max)，必须合理选用RP的值。例如VCC5V，RP1k，则IOL5mA。另一方面，由于门电路的输出、输入电容和接线电容的存在，RP的大小必将影响OC门的开关速度。RP的值愈大，负载电容的充电时间常数亦愈大，因而开关速度愈慢。RP的最小值RP(min)可按下式来确定：RP的最大值RP(max)可按下式来确定：实际上，RP的值选在RP(min)和RP(max)之间，并且选用靠近RP(min)的标准值。例：设TTL与非门74LS01(OC)驱动8个74LS04（反相器），试确定一合适大小的上拉电阻RP，设VCC=5V。 由以上计算可知Rp的值可在985至18.75k之间选择 。为使电路有较快的开关速度，可选用一标准值为k的电阻器为宜。集电极开路门除了可以实现多门的线与逻辑关系外，还可用于直接驱动较大电流的负载。3.三态与非门（TSL）利用OC门虽然可以实现线与的功能，但外接电阻Rp的选择要受到一定的限制而不能取得太小，因此影响了工作速度。同时它省去了有源负载，使得带负载能力下降。为保持推拉式输出级的优点，还能作线与联接，人们又开发了一种三态与非门，它的输出除了具有一般与非门的两种状态，即输出电阻较小的高、低电平状态外，还具有高输出电阻的第三状态，称为高阻态，又称为禁止态。一个简单的TSL门的电路如上图所示。其中CS为片选信号输入端，A、B为数据输入端。当CS=1时，TSL门电路中的T5处于倒置放大状态 ，T6饱和，T7截止，即其集电极相当于开路。此时输出状态将完全取决于数据输入端A、B的状态，电路输出与输入的逻辑关系与一般与非门相同。这种状态称为TSL的工作状态。当CS=0时T7导通，使T4的基极钳制于低电平。同时由于低电平的信号送到T1的输入端，迫使T2和T3截止 。这样T3和T4均截止，门的输出端L出现开路，既不是低电平，又不是高电平 ，这就是第三工作状态。这样，当CS为高电平时，TSL门的输出信号送到总线 ，而当CS为低电平时，门的输出与数据总线断开，此时数据总线的状态由其他门电路的输出所决定。七、改进型TTL门电路抗饱和TTL电路抗饱和TTL电路是目前传输速度较高的一类TTL电路。这种电路由于采用肖特基势垒二极管SBD钳位方法来达到抗饱和的效果 ，一般称为SBDTTL电路（简称STTL电路），其传输速度远比基本TTL电路为高。肖特基势垒二极管的工作特点如下：（1）它和PN结一样，同样具有单向导电性，这种铝-硅势垒二极管导通电流的方向是从铝到硅。（2）ALSiSBD的导通阈值电压较低，约为0.40.5V ，比普通硅PN结约低0.2V。（3）势垒二极管的导电机构是多数载流子 ，因而电荷存储效应很小。 根据前面的学习，我们已经知道，BJT工作在饱和时 ，发射结和集电结都处在正向偏置，集电结正向偏置电压越大，则表明饱和程度越深。为了限制BJT的饱和深度，在BJT的基极和集电极并联上一个导通阈值电压较低的肖特基二极管，如下图所示。当没有SBD时，随着基级电压的升高，电流沿着蓝线方向流动。由于SBD的作用，当基级电压大于0.4V时， SBD首先电导通，电流沿着红线方向流动（如下图所示），从而使T的基极电流不会过大（而且使T的集电结正向偏压将被钳制在0.4V左右），因此SBD起到抵抗过饱和的作用，因而又将这种电路称为抗饱和电路，使电路的开关时间大为缩短。 下图为肖特基TTL（STTL）与非门的典型电路。与基本TTL与非门电路相比，作了若干改进。在基本的TTL电路中 ，T1、T2和T3工作在深度饱和区，管内电荷存储效应对电路的开关速度影响很大。现在除T4外，其余的BJT均采用SBD钳位，以达到明显的抗饱和效果。其次，基本电路中的所有电阻值这里几乎都减半。这两项改进导致门电路的开关时间大为缩短。由于电阻值的减小也必然会引起门电路功耗的增加。STTL门电路还有以下三点对基本TTL电路的性能作了改进：（1）二极管D被由T4和T5所组成的复合管所代替，当输出由低电平向高电平过渡时，由于复合管电路的电流增益很大，输出电阻很小，从而减小了电路对负载电容的充电时间。（2）电路输入端所加的SBDDA和DB，用来减小由门电路之间的连线而引起的杂散信号。（3）基本电路中的Re2（1k）改为由T6与Rc6 、Rb6的组合电路所代替。这个组合电路是有源非线性电阻。当其两端的电压（发射极e2对地）较低时，呈现很大的电阻，而当其两端的电压达到0.7V左右时，则呈现很小的电阻。这样，当与非门的全部输入端由低电平转向高电平时，有源电阻开始不导通使T3很快达到饱和；反之，当电路的全部输入端（或其中之一）由高电平转向低电平时，T2和T3将截止，由于T3饱和时，VBE=0.7V，在转换开始的瞬间，有源电阻的阻值很小T3基区存储的电荷通过此低阻回路很快消散。由于这个缘故，有源非线性电路称为有源下拉电路 ，它与有源上拉电路是对应的 。意即将 VBE3从0.7 V很快拉到V，从而使输出电压很快升高，即提高了开关速度。基于上述特点,STTL与非门具有较为理想的传输特性。与基本TTL反相器的传输特性相比，点不