模块化电路设计原则.doc

設計規劃綜合方法可以對付複雜集體電路設計帶來的挑戰設計專欄, 電路板設計, IC設計上网時間：2001年02月23日 據美國半導體工業協會預測，未來几年中集體電路設計的複雜度將更高，每個晶片將包含數億個電晶體，現有的人工或半自動設計方法將難以對付複雜集體電路設計帶來的挑戰，本文介紹的基於模組規劃綜合的設計新方法可減少25%到30%的開發時間，而且可實現更為優化的設計。對(中國)集體電路設計工程師來說，掌握模組規劃綜合方法的新思路有助於開發更大規模的晶片。 Jacob Greidinger行政副總裁兼首席技術執行官Arito Technology公司 目前，對大規模集體電路設計的需求正在促使設計技術面臨新的變革。由於門級物理實現方法對高速或百萬閘集體電路設計來說已經達到了極限，因而人們正向基於模組的設計方法轉移。模組設計方法減少了逐漸變更設計對整個設計的影響，有助於建立每個模組的局部時域特性，從而讓時序收斂更易管理和預測，它使設計工程師能夠平行設計各自的模組，最後進行整合，從而發揮群體的作用。基於模組的設計方法將複雜的集體電路作為一個較小的或更易管理的模組來處理，但是，現在基於模組的設計工具有許多不足，從而限制了它的應用。 目前，設計規劃工具可提供大量的門級實現服務來完善邏輯綜合，這些工具使集體電路設計工程師能夠劃分門級網表和實現佈線後的優化並進行逐級綜合。但是在得到門級網表之前，IC設計工程師難以充分發揮設計規劃工具的作用，甚至即使在設計初期使用設計規劃工具，也要到設計後期才可能感受到設計規劃工具的好處。 因此，當進行純粹基於模組的設計時，現有的設計規劃工具的自動化程度很低，IC設計工程師仍然要對模組進行手工佈局、設置模組大小和確定模組的形狀，以便充分地利用現有的頂層佈線資源。另一方面，盡管大量反饋和分析工具可幫助設計工程師識別佈線擁擠和埠佈局不良等問題，但是自動化和快速程度都很低，這就需要繁瑣的手工設計。 實際上，基於模組的設計方法很難從結構參數到晶片設計完成的整個過程達到協調地配合。模組佈局、模組形狀優化和系統級佈線的物理複雜性使手工組合模組的晶片設計方法難以達到理想的效果。除非設計工程師在研發早期就把問題考慮周全，否則，現有的方法設計出來的晶片根本無法投片。 集體電路設計專家表示，在深次微米晶片開發過程中，物理設計的關鍵在於把模組組裝成一個可運作的系統並將時鐘及電源信號在晶片上做恰當的分配。隨著數百模組級設計的出現，複雜集體電路設計的成功將取決於新的方法。這就是本文將要介紹的“設計規劃綜合方法”，該新方法將在由物理和電氣設計約束下的含參環境中進行基於模組的設計(圖1)。 設計規劃綜合 在設計規劃綜合方法中，設計工程師要早在物理實現開始之前，就預測和控制晶片的性能、面積和功耗特性。它要求設計工程師具備結構部份的物理設計經驗，因為設計工具會自動地產生和傳送所需要的結構資訊。實際上，設計規劃綜合方法是一個雙向過程，它不但向結構工程師提供設計所需的物理資訊流，而且向物理設計工程師提供晶片結構資訊流。 利用這種方法，晶片結構工程師能快捷地創造出多個底層規劃，並成功地避免過早地鎖定在欠最佳設計方案上。因而結構設計就可保持彈性，直到設計組對時序、晶片大小、功耗等關鍵問題進行充分分析和評估之後，才最後決定結構。這種技術可使設計工程師對設計要求的可行性作出判斷，並確定達到這些設計要求所需的時間。 最重要的是設計規劃綜合方法使設計工程師跳出了傳統的“設計測試故障定位”設計模式，傳統模式在複雜的模組化設計過程中存在致命的缺陷。尤其重要的是，在開發初期提供的物理設計數據對那些缺少物理設計專門知識的設計工程師幫助很大，這些物理設計數據可讓工程師在設計初期就評估功率、時鐘分配、壓降和電子遷移特性等關鍵物理設計特性，因而，設計工程師可高效率地創建出藉由功耗、晶片大小和時序優化的正確和可選擇的多個設計規劃方案。 模組設計方法 設計規劃綜合方法應用於晶片設計過程初期的晶片結構設計階段。晶片結構工程師設計多個可供選擇的晶片結構圖以便確定最佳的設計規劃(圖2)。在結構設計的初期，設計的大多數細節還是未知數，但設計的可製造性約束條件是客觀存在的，這是因為模組的佈局、時序要求、晶片的大小範圍以及各種可能用到的製程早已確定。對大型開發項目來說，這樣就可能盡早地開始詳盡地分配某些金屬層用於互連或限定某些金屬層只用於模組設計。另外，在設計項目開始的時候，設計規劃綜合方法使設計工程師能夠獲得大量可再使用模組和IP模組的資訊。過去的類似設計通常就是新設計的開始。 在這個設計階段，設計工程師要規定時序、晶片面積和功耗的約束條件，並有效地滿足兩個設計原則：1. 影響底層規劃的生成和優化；2. 測量和給出時序報表、晶片面積和功耗的約束條件與實際的測定值之間的差異。設計工程師然後可將晶片劃分為几個高級功能模組並建立這些模組之間的互連關係，並自動地生成多個底層設計規劃。上述的設計步驟增強了設計策略的作用。 對未完成設計的模組的盡早評估也很重要，因為時序設計工程師可根據評估構造出一個基本的時序殼(shell)。隨著設計進展及更佳數據的不斷涌現，設計工程師可不斷優化設計數據，從而逐漸得到晶片速度、晶片大小和可佈線性的更精確數據。 設計規劃綜合方法把每個模組現有的最佳數據和晶片級約束條件結合起來，讓設計工程師充分地利用可再使用模組和IP內核(圖3)。例如採用硬模組，在設計初期，設計工程師就可將模組時序殼的詳細性能數據與佈局或各層使用情況的現有約束條件結合起來，使設計更快、更有效。此外，結構工程師可藉由設計規劃綜合方法研究不同存貯器配置的可選內核對晶片性能的影響。 藉由在開發集體電路初期考慮關鍵物理效應的影響，設計工程師可以高效率地將設計重點集中在最佳設計候選方案上。根據現有最佳的物理設計資訊，晶片結構設計工程師可以建立更可靠的“what-if”流程圖。在此，設計規劃綜合方法還能揭示各種製程技術、拓扑結構、金屬層使用情況和模組規劃等高級設計決策對晶片性能的影響，所以，設計工程師在整個設計過程初期就能更準確地識別最佳的設計方案，從而在利用各種設計資源之前就可避免採用根本行不通的設計思路，這些設計方案也可用來評估時序。 毫無疑問，此時基於設計規劃的各種參數評估只能是粗略的，但是，這樣的評估卻比純粹的統計評估更容易獲得較好的設計方案。在獲得每個模組的結構和物理資訊之後，就可以不斷地逐漸更新設計數據，從而獲得更精確的時序、晶片大小和功耗的估值以便評估方案的優化程度。 這種設計探索和規劃方法使結構工程師可以獲得所需要的改進數據，進而促成對製程選擇、各層用途的分配、介面/焊盤的佈局等關鍵晶片實現方案的決策。另外，結構工程師可對晶片級時序、大小、功耗進行初步評估，同時也可根據模組層來微調約束條件的波動範圍。結果為單個模組的設計實現提供了極佳的設計起點，這是現行的手工或半自動方法所無法企及的。 模組的實現 藉由循序漸進地定義每個模組，所有的模組最後都將“固定”下來(完成佈局和特徵參數提取)。例如，模組在設計開始時是一個只具有介面的“未確定”模組，從某一時刻開始，該模組得到設計工程師的定義，隨著模組定義的不斷細化，這個“未確定”模組最終就可能變成“固定”模組。再如，假如某一模組包含子模組，那麼要對這些子模組進行佈局、壓縮然後佈線，假如這個模組要用標準單元實現，那麼就需要進行綜合和佈線處理，然後在某一時刻，該模組的物理定義完備並達到“固定”模組狀態。 該方法及使其簡便易用的新工具可彌補傳統的RTL和門級模組構建工具的不足。由於單個模組受到傳統建模工具的很大限制，因而設計工程師除了必須具備RTL和門級設計經驗之外，還要掌握頂級建模工具。從模組設計開始，設計工程師就要利用從設計規劃階段獲得的特定約束條件，以便驅動模組開發工具的工作。對項目管理人員來說，這種方法極大地改進了晶片時序、大小和功耗特性的管理。 事實上，在這個過程中的任一時候，設計工程師都可以對時序、大小和功耗進行評估和分析。分析進行得越晚，所得的結論就越精確。採用這種循序漸進的設計方法，設計工程師就具備了一定的預見能力，而依靠傳統的基於邏輯的綜合以及門級佈局和佈線方法就不具備設計的預見性。然後，設計工程師就可以確定達到所有設計要求的可行性以及實現這些設計要求所需要的時間。 設計規劃綜合方法可逐漸地更新模組設計的物理和電氣性能指標，並對其進行自動調整以適應模組設計的要求，從而使協同設計工程更為順利。例如，一個新的設計規劃通常要評估模組的物理和時序特性，這些評估資訊然後可能要送到一個獨立的設計組，該設計組的任務就是在嚴格的約束條件下完成實現模組的設計。不同的模組可能分配到不同的設計組，藉由設計規劃綜合之後，可以獲得每個模組的更精確資訊，因而其他設計組就有機會採用這些資訊。同時，即使模組仍然處於開發之中，晶片設計工程師也能不間斷地調整晶片總體設計。 在模組設計的最後階段，版圖設計工程師將設計完成的模組整合起來，並進行最後的全局節點佈線和模組互連。與早期的設計方法不同，在這個關鍵設計階段，設計規劃綜合方法可以保証不出現諸如不可佈線的節點或不能佈局的模組。模組規劃綜合方法的基礎是持續不斷地優化設計數據來向設計團隊提示各種實現方案對晶片性能的影響。只有這樣，一個複雜的集體電路設計才能達