数字电路与系统设计.ppt

数字电路与系统设计,张顺兴 主编,东南大学出版社,目 录,第1章 数制与码制 第2章 逻辑代数基础 第4章 组合逻辑电路 第5章 触发器 第6章 时序逻辑电路 第9章 半导体存储器 第10章 可编程逻辑器件 第11章硬件描述语言（VHDL） 第12章 数字系统设计基础,返回封面,第1章 数制与码制,1.0 绪论 1.1 数制 1.2 码制 第1章 习题,返回目录,1.0 绪论,一、数字电子技术的发展与应用 二、数字电子技术的优点 三、模拟信号和数字信号 四、二进制代码“1”和“0”的波形表示 五、本课程的研究内容 六、学习方法 七、参考教材,返回第1章目录,1.1 数制,一、十进制（Decimal） 二、二进制（Binary） 三、十六进制（Hexadecimal） 四、八进制（Octal） 五、数制转换,返回第1章目录,1.2 码制（编码的制式）,一、二进制码 二、二十进制（BCD）码 三、字符、数字代码,返回第1章目录,第1章 习题,1.1 (1) (2) (3) (4) 1.3 (1) (2) 1.4 (1) (2) (3) 1.5 (1) (2) (3) 1.6 (1) (2) (3) 1.7 (1) (2) (3) 1.8 (1) (2) (3) 1.9 (1) (2) 1.10 (1) (2) 1.11 (1) (2) (3) (4) (5) (6) 1.12,返回第1章目录,第2章 逻辑代数基础,2.1 概述 2.2 逻辑代数中的运算 2.3 逻辑代数的公式 2.4 逻辑代数的基本规则 2.5 逻辑函数的表达式 2.6 逻辑函数的化简 第2章 习题,返回目录,2.1 概述,一、三种基本逻辑关系 二、逻辑变量 三、逻辑函数及其表示方法,返回第2章目录,2.2 逻辑代数中的运算,一、三种基本逻辑 二、复合逻辑运算,返回第2章目录,2.3 逻辑代数的公式,一、基本公式 二、异或、同或逻辑的公式 三、常用公式,返回第2章目录,2.4 逻辑代数的基本规则,一、代入规则 二、反演规则 三、对偶规则,返回第2章目录,2.5 逻辑函数的表达式,一、常见表达式 二、标准表达式 1.最小项、最小项表达式 2.最大项、最大项表达式 3.最小项和最大项的性质 4.几个关系式 5.由一般表达式写最小(大)项表达式的方法 6.由真值表写最小（大）项表达式的方法,返回第2章目录,2.6 逻辑函数的化简,一、化简的意义和最简的标准 1.化简的意义（目的） 2.化简的目标 3.最简的标准 二、公式法 1.与或式的化简 2.或与式的化简,返回第2章目录,2.6 逻辑函数的化简,三、卡诺图化简法 1.逻辑函数的卡诺图表示 2.卡诺图的运算 3.卡诺图化简法 四、非完全描述逻辑函数的化简 1.约束项、任意项、无关项及非完全描述逻辑函数 2. 非完全描述逻辑函数的化简 3. 无关项的运算规则,返回第2章目录,2.6 逻辑函数的化简,五、最简与或式的转换 1.转换成两级与非式 2.转换成两级或非式 3.转换成与或非式,返回第2章目录,第2章 习题,2.1 (1) (2) (3) 2.4 (1) (2) (3) 2.10 (1) (2) 2.11 (1) (2) 2.12 (1) (3) (4) 2.13 (1) 2.14,返回第2章目录,第4章 组合逻辑电路,4.1 SSI构成的组合逻辑电路的分析和设计 4.2 中规模集成组合逻辑电路 4.3竞争和冒险 第4章 习题,返回目录,4.1 SSI构成的组合逻辑电路的分析和设计,一、组合电路的分析 1.分析目的 2.分析步骤 二、组合电路的设计 1.设计目的 2.设计步骤（双轨输入情况下）,返回第4章目录,4.2 中规模集成组合逻辑电路,一、编码器 1.二进制编码器 2.二十进制优先编码器74147 二、译码器 1.二进制译码器 2.二十进制译码器 3.数字显示译码器,返回第4章目录,4.2 中规模集成组合逻辑电路,三、数据选择器 1.四选一数据选择器 2.八选一数据选择器 3.数据选择器的扩展 4.用数据选择器设计组合逻辑电路 四、数据比较器 1.四位并行数据比较器7485 2.数据比较器的应用举例,返回第4章目录,4.2 中规模集成组合逻辑电路,五、全加器 1.四位串行进位全加器 2.四位超前进位全加器 3.全加器的应用举例,返回第4章目录,4.3 竞争和冒险,一、竞争和冒险的概念 1. 竞争 2.冒险 二、冒险的判别方法 1.逻辑冒险的判别 (1)代数法 (2)卡诺图法 2.功能冒险的判别 三、冒险的消除方法 1.增加多余项，消除逻辑冒险 2.加滤波电容 3.加取样脉冲,返回第4章目录,第4章 习题,4.2 4.4 4.7(3) 4.12 4.14 (1)(4) 4.15(1) 4.18 例1 4.20 4.21,返回第4章目录,第5章 触发器（Flip Flop）,5.1 概述 5.2 基本SRFF(SDRDFF) 5.3 钟控电位触发器（钟控触发器） 5.4 常用触发器 5.5 CMOS FF 5.6 触发器逻辑功能的转换 第5章 触发器习题,返回目录,5.1 概述,一、触发器概念 二、触发器的分类 1.按是否受控于时钟脉冲(CP Clock Pulse ) 2.按实现的逻辑功能,返回第5章目录,5.2 基本SRFF(SDRDFF),一、与非门构成的基本SRFF 1.电路构成 2.逻辑功能 3.逻辑功能的表示方法 二、或非门构成的基本SRFF 1.电路构成 2.逻辑功能的表示方法,返回第5章目录,5.3 钟控电位触发器（钟控触发器）,一、钟控SRFF(SR锁存器) 1.电路构成 2.钟控原理 3.逻辑功能 二、钟控DFF(D锁存器) 1.电路构成 2.逻辑功能,返回第5章目录,5.3 钟控电位触发器（钟控触发器）,三、钟控触发器的触发方式与空翻 1.触发方式（工作方式） 2.空翻,返回第5章目录,5.4常用触发器,一、维持阻塞型DFF 1.电路结构 2.工作原理 3.功能描述 4.动态特性（脉冲工作特性） 二、主从SREF 1.电路结构 2.工作原理 3.功能描述,返回第5章目录,5.4常用触发器,三、JKFF 1.主从JKFF 2.边沿JKFF 四、TFF和TFF 1.TFF 2.TFF,返回第5章目录,5.5 CMOS FF,一、CMOS DFF 1.电路结构 2.工作原理 二、CMOS JKFF,返回第5章目录,5.6 触发器逻辑功能的转换,一、转换模型 二、公式法 三、列表图解法,返回第5章目录,第5章 触发器习题,5.1 5.2 5.3 5.4 5.5 5.6 5.7 5.8 5.10 5.11 5.12 5.13 5.14 5.15 5.16 5.17 5.18 5.19 5.20 5.21,返回第5章目录,第6章 时序逻辑电路,6.1 概述 6.2 时序电路的分析 6.3 时序电路的设计 6.4 寄存器和移存器 6.5 计数器 6.6 序列码发生器 6.7 顺序脉冲发生器 第6章习题,返回目录,6.1 概述,一、组合电路 1.结构特点 2.功能特点 二、时序电路 1.结构特点 2.功能特点 3.工作描述 4.分类,返回第6章目录,6.2 时序电路的分析,一、分析方法 1.分析电路结构 2.写出四组方程 3.作状态转移表、状态转移图或波形图 4.电路的逻辑功能描述 二、分析举例 例6.2.1 例6.2.2 例6.2.3,返回第6章目录,6.3 时序电路的设计,一、同步时序电路的设计 1.设计步骤 2.设计举例 (1)作原始状态转移表或原始状态转移图； (2)化简原始状态转移表； (3)状态编码（状态分配）； (4)设计各触发器的激励函数和电路的输出函数。,返回第6章目录,6.4 寄存器和移存器,一、寄存器 1.寄存单元（一位数码寄存器） 2.MSI寄存器74175 二、移位寄存器 1.概述 2.MSI移位寄存器,返回第6章目录,6.5 计数器,1.计数器的概念 2.应用 3.基本结构 4.分类 一、二进制计数器 1.同步计数器（由SSI构成） 2.异步计数器（由SSI构成） 3.MSI二进制计数器,返回第6章目录,6.5 计数器,二、十进制计数器 1.74LS90 2.74LS160 三、任意进制计数器 1.用触发器和逻辑门设计任意进制计数器 2.用MSI二、十进制计数器构成任意进制计数器 3.MSI任意进制计数器,返回第6章目录,6.5 计数器,四、移存型计数器 1.概述 2.分析与设计 3.典型电路,返回第6章目录,6.6 序列码发生器,一、概述 1.概念 2.作用 3.序列码发生器结构类型 二、计数型序列码发生器的设计 1.已知序列码 2.已知序列长度 三、移存型序列码发生器的设计 1.已知序列码 2.已知序列长度,返回第6章目录,6.7 顺序脉冲发生器,一、概述 1.顺序脉冲概念 2.顺序脉冲发生器概念及分类 3.顺序脉冲发生器的设计 二、举例,返回第6章目录,第6章习题,6.8 6.2 例1 6.3 例2 6.4 6.12 (1) 6.17 6.22 (b) 6.25 (1) (2) 6.35(1) 6.40,返回第6章目录,第9章 半导体存储器,9.0 概述 9.1 只读存储器（ROM） 9.2 随机存储器(RAM) 第9章 习题,返回目录,9.0 概述,一、半导体存储器概念 二、重要指标 1.存储量 2.存取速度 三、分类 1.按存取方式分类,返回第9章目录,9.1 只读存储器（ROM）,一. ROM的分类 1.按存储内容写入方式来分 2.按使用器件类型来分 二.ROM的结构 三.ROM的工作原理 四、ROM的逻辑关系 1.属于组合逻辑电路 2.阵列图,返回第9章目录,9.1 只读存储器（ROM）,五、ROM的应用 1.实现组合逻辑函数 2.字符发生器 六、固定ROM(MROM) 七、可编辑只读存储器(PROM) 八、可改写可编程只读存储器(EPROM),返回第9章目录,9.2 随机存储器(RAM),一、静态RAM(SRAM) 二、存储容量的扩展 1.位扩展 2.字扩展 三、动态RAM(DRAM),返回第9章目录,第9章 习题,9.2 9.7,返回第9章目录,第10章 可编程逻辑器件,10.1 PLD概述 10.2 PLD的基本结构 10.3 PLD的表示方法 10.4 PLD的分类 10.5 可编程逻辑阵列（PLA） 10.6 可编程阵列逻辑（PAL） 10.7 通用阵列逻辑（GAL） 10.8 现场可编程门阵列FPGA,返回目录,10.1 PLD概述,一、概念 二、开发环境 三、开发过程,返回第10章目录,10.2 PLD的基本结构,一、PLD实现各种逻辑功能的依据 二、基于与或阵列结构的PLD的总体结构,返回第10章目录,10.3 PLD的表示方法,一、缓冲电路 二、与门、或门及连接表示 三、多路选择器,返回第10章目录,10.4 PLD的分类,一、按集成度分类 二、按编程方法分类,返回第10章目录,10.5 可编程逻辑阵列（PLA）,一、PLA基本结构 二、PLA应用举例,返回第10章目录,10.6 可编程阵列逻辑（PAL）,一、专用输出结构 二、可编程输入/输出结构 三、寄存器输出结构 四、异或输出结构,返回第10章目录,10.7 通用阵列逻辑（GAL）,一、GAL16V8电路结构 二、GAL16V8的OLMC 1.OLMC的结构 2.GAL16V8的结构控制字 3.OLMC的配置 三、GAL16V8的行地址结构 四、GAL应用举例,返回第10章目录,10.8 现场可编程门阵列FPGA,一、FPGA的基本结构 二、CLB和IOB 1.XC2000系列的CLB 2.XC2000系列的IOB 三、IR 1.金属线 2.开关矩阵 3.可编程连接点,返回第10章目录,第十一章 硬件描述语言VHDL,11.1 概述 11.2 VHDL基本结构 11.3 VHDL语言元素 11.4 VHDL常用编程语句 11.5 基本逻辑电路设计,返回目录,11.1 概述,一、硬件描述语言（HDL） 二、VHDL的发展概况 三、用VHDL设计硬件电路的过程,返回第11章目录,11.2 VHDL基本结构,一、元件（component) 二、VHDL基本结构 11.2.1 实体（ENTITY） 11.2.2 结构体（ARCHITECTURE） 11.2.3 配置（CONFIGURATION） 11.2.4 库（LIBRARY） 11.2.5 包（PACKAGE）,返回第11章目录,11.3 VHDL语言元素,11.3.1 VHDL词法规则与标识符 11.3.2 数据对象和数据类型 11.3.3 运算符(operator),返回第11章目录,11.4 VHDL常用编程语句,11.4.1 顺序（SEQUENTIAL）描述语句 一、条件语句（if） 二、开关语句（case） 11.4.2 并发（CONCURENT）描述语句 一、进程语句 二、信号赋值语句 三、when else语句 四、with select语句 五、元件说明语句、元件例化语句,返回第11章目录,11.5 基本逻辑电路设计,11.5.1 组合逻辑电路设计 11.5.2 时序逻辑电路设计,返回第11章目录,第12章 数字系统设计基础,12.0 数字系统概念及设计方法 12.1 概述 12.2 寄存器传输语言(RTL) 12.3 数字系统设计的其他描述工具 12.4 数字系统设计举例 12.5 PLD在数字系统设计中的应用 12.6 VHDL实现数字系统举例,返回目录,12.0 数字系统概念及设计方法,一、数字系统概念 二、数字系统设计的任务 三、数字系统的设计方法 1.自底向上法（Bottom-up） 2.自顶向下法（Top-Down） 3.以自顶向下法为主导，并结合使用自底向上法（TD&BU Combined）,返回第12章目录,12.1 概述,一、数字系统的基本模型 1.基本模型 2.数据处理器 3.控制器 二、数字系统时序约定 1.同步数字系统 2.最小时钟周期 3.异步输入信号转换成同步输入信号,返回第12章目录,12.1 概述,三、数字系统的设计步骤 1.系统设计 2.逻辑设计 3.电路设计 4.物理设计,返回第12章目录,12.2 寄存器传输语言(RTL),1.寄存器传输操作 2.寄存器传输语言 3.寄存器的表示方法 一、传输操作 二、算术操作 三、逻辑操作 四、移位操作 五、条件控制语句,