基于MC10H606的PECL电平转换器设计--毕业论文.doc

摘要摘要 本课题是设计一种电平转换器，将 TTL 电平转化为 PECL 电平。该电平转换器 首先将输入的信号进行放大。由于输入信号为 1GHz 的高频信号，所以需要选择合 适的放大器。在本次设计中采用 MAR-8A+放大器。该放大器具有较高的电压增益和 功率增益，并且工作频率完全符合输入信号的要求。将输入小信号进行放大之后， 就需要将放大后的 TTL 电平转化为 PECL 电平。电平转换部分通过 MOTOROLA 公司 的 MC10H606 型转换芯片完成。在设计的同时，介绍了电平转换的相应原理，转换 条件，并对转换芯片的特性和主要功能进行了深入了解，讨论了如何在基于该转 换芯片的基础上设计合理有效的电平转换器。此外，该电平转换器中还加入了信 号监视等辅助电路。 关键词：关键词：TTL PECL 电平转换器电平转换器 Abstract The topic is to design a level converter, TTL level will be transformed into PECL level. The Level Translators will first enter the signal amplification. As for the 1GHz input signal of the high-frequency signals, so it is necessary to choose the right amplifier. In the design, adopt of a MAR-8A + amplifier. The amplifier has a high voltage gain and power gain and frequency in full compliance with the requirements of the input signal. After enlarge the importation of small signals, on the need to enlarge the TTL level into PECL level. Level through the conversion of the companys MC10H606 MOTOROLA- chip conversion completed. In the design, while on the level of the corresponding principles of conversion, conversion conditions, and conversion of the chip and main functions of an in-depth understanding, discussed how to chip in on the conversion on the basis of rational and efficient design of the Level Translators . In addition, the level converter also joined the signal surveillance, and other circuit. Key words: TTL PECL converter 目录目录 第一章 绪言 1 1.1 设计背景 1 1.2 发展状况 1 1.3 相关理论 1 第二章 相关逻辑电路介绍 .4 2.1 TTL 电路 .4 2.2 ECL 电路 4 2.3 PECL 电路 .5 2.4 TTL 电平与 ECL 电平性能比较 6 2.5 逻辑器件的使用注意.6 第三章 硬件电路设计 .8 3.1 高频放大器基础8 3.1.1 引言 8 3.1.2 放大器的性能指标 8 3.2 MC10H606 功能概述 .10 3.2.1 芯片介绍 .10 3.2.2 芯片引脚图及功能 11 3.2.3 直流特性 12 3.3 主要单元电路工作原理.13 3.3.1 信号放大电路 14 3.3.2 电平移动电路 . 16 3.3.3 指示电路 .17 3.3.4 PECL 差分输出电平电路.19 3.3.5 接口互联 21 3.3.6 整体电路 21 第四章 反射和串扰的处理 23 4.1 信号传输中的反射23 4.1.1 传输信号反射现象分析 .23 4.1.2 信号反射的抑制 24 4.2 串扰24 4.2.1 串扰的起因及类型 .25 4.2.2 如何减少串扰 . 26 4.3 实际设计中对反射和串扰的处理.27 总结 29 致谢 .30 参考文献 31 第一章第一章 绪言绪言 1.11.1 设计背景设计背景 在新一代电子电路设计中, 随着低电压逻辑的引入,系统内部常常出现输入/ 输出逻辑不协调的问题, 从而提高了系统设计的复杂性。例如, 当 1. 8V 的数字 电路与工作在 3. 3V 的模拟电路进行通信时,需要首先解决两种电平的转换问题, 这时就需要电平转换器。 随着不同工作电压的数字 IC 的不断涌现,逻辑电平转换的必要性更加突出, 电平转换方式也将随逻辑电压、数据总线的形式(例如 4 线 SPI、32 位并行数据 总线等) 以及数据传输速率的不同而改变。现在虽然许多逻辑芯片都能实现较高 的逻辑电平至较低逻辑电平的转换(如将 5V 电平转换至 3V 电平) ,但极少有逻辑 电路芯片能够将较低的逻辑电平转换成较高的逻辑电平(如将 3V 逻辑转换至 5V 逻 辑) 。另外,电平转换器虽然也可以用晶体管甚至电阻二极管的组合来实现, 但因受寄生电容的影响,这些方法大大限制了数据的传输速率。尽管宽字节的电平 转换器已经商用化, 但这些产品不是针对数据速率低于 20Mbps6 的串行总线 (SPITM、I2CTM、USB 等) 优化的, 这些器件具有较大的封装尺寸、较多的引脚 数和 I/ O 方向控制引脚,因而不适合小型串行或外设接口和更高速率的总线(如以 太网、LVDS、SCSI 等)。 1.21.2 发展状况发展状况 很多电子系统继续向更低的电压信号水平转移。这个发展潮流背后的动力是 对减少功耗的需求。更快的整流速度和降低信号噪声等方面的进步既方便了设计 者，也向他们提出了新的挑战。 微处理器在向较低的电压水平进军的过程中一马 当先。处理器 I/O 电压正从 1.8V 转移到 1.5V，而内核电压能够低于 1V。下一代 微处理器甚至将采用更低的电压。外围设备组件的电压虽然也在降低，但水平通 常落后于处理器一代左右。电压降低方面的发展不均带来了系统设计者必须解决 的关键性难题如何在信号电平之间进行可靠的转换。正确的信号电平可以保 证系统的可靠工作，它们能够防止敏感 IC 因过高或者过低的电压条件而受损。目 前电平转换分为单向转换和双向转换，还有单电源和双电源转换，双电源转换采 用双轨方案具有满足各方面性能的要求。 1.31.3 相关理论相关理论 TTL 电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V 等价 于逻辑“1” ，0V 等价于逻辑“0” ，这被称做 TTL（晶体管-晶体管逻辑电平）信号 系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。 TTL 电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首 先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较 低，另外 TTL 电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及 接收器电路；再者，计算机处理器控制的设备内部的数据传输是在高速下进行的， 而 TTL 接口的操作恰能满足这个要求。TTL 型通信大多数情况下，是采用并行数 据传输方式，而并行数据传输对于超过 10 英尺的距离就不适合了。这是由于可靠 性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题，这些问题 对可靠性均有影响。 与其它的一些逻辑电路相比，TTL 电路还是有局限性的。最重要的一点，它 速度与 ECL 等电路相比不够快，这就使起无法在高速系统中发挥作用。 PECL 电路是射极耦合逻辑（Positive Emitter Couple Logic）集成电路的简称。 它是省掉 ECL 电路中负电源，采用正电源系统(+5V)，并将 VCC接到正电源而 VEE接到零点而来的。与 TTL 电路不同，PECL 电路的最大特点是其基本门电路工 作在非饱和状态。所以，PECL 电路速度是相当高的，这种电路的平均延迟时间可 达几个毫微秒甚至亚毫微秒数量级,所以 PECL 集成电路经常被用于高速和超高速 数字系统中使用。具体问题会在下一章做详细介绍。这里只是要说明在使用各类 仪器设备或设计电路时，常常需要将 TTL 电平进行转换，以达到其它高速电路的 要求。 TTL 使用注意：TTL 电平一般过冲都会比较严重，可能在始端串 22 欧或 33 欧电阻；TTL 电平输入脚悬空时是内部认为是高电平。要下拉的话应用 1k 以下电 阻下拉。 PECL 使用时，不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用 芯片进行转换。因为 PECL 为射随输出结构，必须有电阻拉到一个直流偏置电压 （例如直流匹配时用 130 欧上拉，同时用 82 欧下拉） ，这一点在进行电平转换时 需要注意。 以下为 TTL 和 PECL 的电平标准，要就根据以下标准进行转换。 TTL: Vcc=5V；VOH=2.4V；VOL=2V；VIL VIH VOL VN+ |VOL-VIL| VN- 其中，VN+和 VN-表示正负噪声容限 （2）速度/频率 某些转换方式影响工作速度，所以必须注意。由于电阻的存在，通过电阻给 负载电容充电，必然会影响信号跳沿速度。为了提高速度，就必须减小电阻，这 又会造成功耗上升。 （3）输出驱动能力 如果需要一定的电流驱动能力，那么就要更加注意。因为速度问题的关键就 是对负载电容的充电能力。 在解决上述几个问题之后，我们就可以着手设计电路。电路的主要功能是将 TTL信号转换为PECL信号, 除指示电路外, 采用的转换芯MC10H606。它具有速度快、 逻辑功能强、扇出能力大等突出优点。 该电路主要由信号放大、电平移动、输出指示组成。 3.3.13.3.1 信号放大电路信号放大电路 由于输入信号为频率为1GHz，幅值为0.2v的高频已调制小信号，而要求输出电 压幅值为2v。这就需要通过放大电路来实现。 图3-6 方波转换 对于该方波信号，可以采用 MAR-8A+型号的单片集成放大器进行放大。 MAR-8A 是提供高动态范围的宽频放大器。它具有多次可重复使用的良好性能。 MAR-8A+采用达林顿放大结构并使用 HBT 技术制作。 该放大器具有较高的增益。当工作频率f=0.1GHz时，电压增益可达31.5dB； 当工作频率f=1GHz时，电压增益可达25dB。由于要求输入信号为1GHz，则 Av=20Log(Vo/Vi)=25 Vo/Vi10 0.2v 0.2v 2v 2v 满足放大要求，可以使用。 MAR-8A+输出功率很高，功率增益可以达到+12.5dBm。另外，MAR-8A+还 具有低噪声，高稳定性，有效防止瞬时电压击穿等诸多特点。 R F-IN R F-O U T and D C-IN 图3-7 内部电路模型 表3-5 引脚功能概述 从MAR-8A+内部简易结构可以看到，该放大器主要有两个三极晶体管构成。 两个三极管采用直接耦合的方式。在这种耦合方式中，信号直接从前级传送到后 级。第一级放大器采用分压式偏置电路。分压式偏置电路是一种高稳定性的偏置 电路，它广泛的应用于分立元件放大器。与简单偏置电路比较，分压式偏置电路 能够有效地稳定静态工作点，从而提高放大性能。 由引脚功能表可知，RF-IN 端要选择合适的电容 C1 进行选频。电容具有通高 频阻低频的作用，电容值越大，则通过的频率越高。因为输入的信号为 1GHz，所 以采用大小为 1000uF 的电容，对输入信号进行选频滤波。 在 RF-OUT and DC-IN 端，同时接入直流电源，并且有高频信号输出。在电源 输入旁需要并接一个去耦电容 C2，电容的大小选择 0.1uF。 MAR-8A+对 VCC端外界电阻有固定的要求。见下表 表 3-6 电阻率列表 引脚符号作用 RF-IN1 射频输入引脚。该引脚要求使用外部直流电容 进行选频。 RF-OUT and DC-IN3 射频输出和偏压引脚。直流电压由该引脚接入； 因此要选择合适的直流电容。 GND2,4接地 65K 25K18K 2.7K R Vcc偏压电阻率 788.7 8118 9143 10174 11200 12226 因为采用不同的 Vcc，其所加的电阻值也不同,这就要求在设计放大电路的时候 考虑到外接电源对电阻的影响。在该电路中使用 12v 的输入直流电压，那么相应 的选择阻值为 220 的电阻。 在放大器的信号输出端同样需要外接一电容，此电容的作用是将信号中的直 流成分隔离开，因此称为隔直流电容或耦合电容。将该电容为 100uF。 123456 A B C D 654321 D C B A T itle Num berRevisionSize B Date:18-Jun-2008Sheet of File:D:Program FilesDesign Ex plorer 99 SEdesignMyDesign1.ddbDrawn By: C3C1 IN L R C2 MAR-8A+ OUT V cc 图 3-8 应用电路 3.3.23.3.2 电平移动电路电平移动电路 3.2 主要单元电路工作 3.2 主要单元电路工作原理 图 3-9 电平转换器电路框图 首先，设计该转换电路需要着重考虑了以下几点。 1.电平关系，必须保证在各自的电平范围内工作，否则，不能满足正常逻辑 功能，严重时会烧毁芯片。 电平移动 输出指示差分互补输出 小信号输入 2.驱动能力，必须根据器件的特性参数仔细考虑，计算和试验，否则很可能 造成隐患，在电源波动，受到干扰时系统就会崩溃。 3.时延特性，在高速信号进行逻辑电平转换时，会带来较大的延时，设计时 一定要充分考虑其容限。 TTLPECL转换电路可将输入的TTL电平直接转换成标准PECL电平,在这里我 们使用MC10H606逻辑转换芯片来实现。在使用逻辑器件的时候有许多需要注意的 问题，前面已经提到过了，那么在具体使用MC10H606进行电平转换器设计的时候,则 需要具体考虑。 D：通过引脚功能表可以知道，经过高频放大电路放大之后的高频TTL信号通 过该端口输入。因为由TTL门电路的输入端负载特性可知,只有在输入端接的串联 电阻9105时,它输入来的低电平信号才能被门电路识别出来,串联电阻再大的话 输入端就一直呈现高电平。所以再该电路中串接一个阻值为510的电阻。 MR：根据芯片各个引脚的真值表，当MR端输入高电平时，将无法触发Q端输 出信号，所以MR端为低电平有效。 TCLK/CLK：接入定时信号发生器，从而触发 D 输入端。需要注意的是，当 使用 PECL 作为输入端时，TCLK 端必须接地；当仅使用一端 PECL 输入时，则另 一个 PECL 输入端必须接到 VBB上，同时 TCLK 端必须接地；当使用 TCLK 端作为 输入端时，PECL 端必须接地该电平移动电路选择 TCLK 端触发，这样，根据 MC10H606 的要求，CLK 端必须接地。 为了抑制过冲、保护器件，还需要对器件进行相应的电阻匹配。匹配的原则 是在不影响速度的情况下与器件的接口尽量串阻。由于MC10H606所要求的输入高 电平为2V，那么可以选择串接一个阻值大约为510的电阻，这样就可以保证在驱 动能力和速度较高的情况下，逻辑器件不至于被损坏。 在逻辑器件的电源和地间要并接0.1uF的去耦电容，去耦电容尽量靠近电源引 脚，并与地形成尽可能小的环路。 另外，为了防止信号畸变和地弹反射，应考虑对传输线进行匹配，一般采用 的方式有始端匹配、终端匹配等。始端匹配是在芯片的输出端串接电阻，内部带 串联阻尼电阻的器件相当于始端匹配，由于其阻值固定，无法根据实际情况进行 调整，在多数场合对于改善信号质量收效不大，故此不建议推荐使用。这里可以 使用两个阻值为510并联电阻。 根据上述要求，所设计的电平转换电路如下图所示。 10k 0.01uF Dn 0.1uF TCLK MR Vcct CP Q Q GND GND 510510 510 PECL CLK TTL +5V 图3-10 TTL-PECL转换电路 3.3.33.3.3 指示电路指示电路 其功能是指示有无信号输入以及输入信号频率的快慢。每路输出设有一个指 示电路, 其接法和原理基本一样。这部分主要由一个集成单稳态和一个采用分立 元件组成的电平移动级构成。单稳态选用MAX9381（差分数据和时钟D触发器）。 MAX9381是一款差分数据、差分时钟D触发器，引脚兼容于ON Semiconductor 的MC100EP52，增加以下优点：2.25V至5.5V的更宽电源电压范围和25% A的更低 电源电流。当时钟信号是低电平时，数据进入触发器控制部分，一旦时钟信号发 生正跳变，数据就被传送到输出端。互换时钟输入端，此器件可作为下降沿触发 器件使用。当输入端悬空或接到VEE时，MAX9381利用输入箝位电路来保证输出的 稳定性。 关键特性 保证3.0GHz工作时钟频率 0.2ps加性随机抖动 328ps的典型传输延迟 PECL电源电压Vcc = 2.25v至5.5v（VEE=0v） ECL电源电压VEE = -2.25v至-5.5v (Vcc=0v） 当输入开路或接到VEE时，输入保护嵌位保证输出稳定性 2kv ESD保护 在介绍完 MAX9381 的基本参数功能之后，我们就可以开始着手设计指示电路。 首先，我们要选取2n3904型号的三极管，并且将三极管接成共基极电路。 MAX9381有两个输入端，在图中可以看到分别被标为1、2。其中2 绑成+ 5V , 为 高电平，在这之间最好还需要串接一个电阻。电阻值推荐为110K，在这里可以 选择一个阻值为4.7k的电阻。 在图中我们可以看到，我们要在c、d之间，也就是VCC和反向输入端Q端之间 连接一只发光二极管，我们就是通过这个发光二极管来观察信号的输入情况的。 MAX9381的反相输出端Q 端电平的变化就取决于输入端1 端的输入电平。当 没有电平信号过来时, a 点的电位(图3-11) 是- 0.8V ,由于采用的2n3904型号三 级管是NPN型，则基极和发射极之间的电压不足以导通三极管, 则b点的电位是+5V , 所以根据MAX9381的功能可以知道，反相输出端Q端将输出高电平(约3.3V ) 。由 于发光二极管是正向导通且导通电压大于1V,而这时候c、d 之间的电压不足够使 发光二极管导通。 当有信号来时, a 点的电位是- 1.6V ,该电平的幅值可以使三极管导通, 在 经过5k电阻的压降, 则b点大约是0V , 这时候, MAX9381被触发, 其反相输出 端Q 端输出电平大约0.3V。这是c出的电压大于d处的电压，且两点之间的的压降 足够使发光二极管导通发光。根据这个二极管的发光情况就可以来监视输入的情 况。 图 3-11 信号监视电路 3.3.43.3.4 PECLPECL 差分输出电平电路差分输出电平电路 PECL 是有 ECL 标准发展而来，在 PECL 电路中省去了负电源，较 ECL 电路 更方便使用。PECL 信号的摆幅相对 ECL 要小，这使得该逻辑更适合于高速数据 的串性或并行连接。 PECL 电路的输出结构如图 3-12 所示，包含一个差分对和一对射随器。输出 射随器工作在正电源范围内，其电流始终存在，这样有利于提高开关速度。标准 的输出负载是接 50 至 VCC-2V 的电平上，如图 3-12 中所示，在这种负载条件下， OUT+与 OUT-的静态电平典型值为 VCC-1.3V，OUT+与 OUT-输出电流为 14mA。PECL 结构的输出阻抗很低，典型值为 4 5 ，这表明它有很强的驱动能 力，但当负载与 PECL 的输出端之间有一段传输线时，低的阻抗造成的失配将导 致信号时域波形的振铃现象。 OUT- OUT+ Vcc Vcc 图 3-12 PECL 输出电路 差分对的作用是让两个相互关联且互补部分间所收到的的信号之间存在差值， 因此其通讯环境的影响将能被降低到最小程度。相反地，单端信号所获得的是接 收到的信号和电源或接地之间的信号差值，因此，信号上或电源系統上的在噪音 不能被抵消掉。这就是差分信号对高速信号如此有效的原因，也是它用于快速串 列回流排和双倍数据记忆的原因。在差分对中，正负两端都必须始终透过相同的 环境并沿着传输路径发送。正负两端必须在一起，以便使这些在相同对应点上通 过电磁场的正负信号能能够彼此耦合。由于差分对是对称的，因此它们的环境也 必然对称。 射极跟随器又叫射极输出器，是一种典型的负反馈放大器。从晶体管的连接方法 而言，它实际上是共集电极放大器。射极跟随器虽然没有电压放大能力，但由于 电路深度负反馈的作用，具有工作稳定、频响宽、输入电阻大和输出电阻小等突 出优点。射极限随器的输入电阻比一般共发射极电路的输入电阻大很多。根据理 论分析，它的输入电阻 RsrRe。如果晶休管的 100，Re=1 千欧，则输入电阻 入，Rsrl00 千欧。输入电阻大，消耗信号源的电流就小。在多级放大器中，射极 限随器对信号源或前级只是很轻的负载。同时，射极限随器的输出电阻是很小的， 根据理论分析，RsrRbe/（式中的 Rbe是晶休管的输入电阻） 。一般射极限随器 的输出电阻在几十到几百欧之内，比共发射极电路小得多。输出电阻小，带负栽 的能力就强，可以带阻抗比较小的负载。利用射极限随器输入电阻大、输出电阻 小的特点，还可以进行阻抗匹配。多级放大器中有时在两级之间加入一级射极限 随器，使它的高输入阻抗与前级的高输出阻抗匹配；低输出阻抗与后级的低输入 阻抗相匹配，起到缓冲作用，减少了前后级之间的影响。由于射极跟随器的负反 馈作用，输出电压随频串的变化也减小到最小程度，相对改善了放大器的频串响 5050 55 IN+ IN- 应。 3.3.53.3.5 接口互联接口互联 PECL 到 PECL 的连接分直流耦合和交流耦合两种形式，这里采用直流耦合的 方式。 直流耦合情况：PECL 输出设计成驱动 50 负载至(VCC-2V)。由于一般情况 下无法向终端网络提供(VCC-2V)电源，经常会用并联电阻，得到一个等效电路。 50 负载至(VCC-2V)的终端匹配要求满足： (VCC2V) = VCC() and (R1 / R2) = 50 21 2 RR R 解出 R1,R2，可得 R1 = and R2 = 25VCC )2( 50 VV V CC CC 在+5v 供电时，电阻按 5的精度选取，R1 为 82，R2 为 130，下图为等效 终端网络。11 PECL DRIV ER 8282 130130 +5V PECL RECEIV ER 图 3-13 PECL 与 PECL 之间的直流耦合 3.3.63.3.6 整体电路整体电路 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date:19-Jun-2008Sheet of File:F:protel docBackup of xy.DDBDrawn By: 一一 Dn d 2 TCLK 1 Q c +12V CLK +5V 510 bQ a 510 Vcct 5.1K +5v Vee 220 MR CLK 一一 1000uF MAX9381 MR GND 0.1uF MC10H606 Dn LED 220 QDn 一一一一 3.3H Q 100 0.1uF -5V 0.1uF 0.01uF 0.01uF 100uF 510 330 680 4.7K MRA-8A+ 10K 0.01uF 图 3-14 TTL-PECL 电平转换器总体电路 第四章第四章 反射和串扰的处理反射和串扰的处理 系统中由直流和交流两种噪声。前者主要是电源变化造成的和输出端并联带 来的直流噪声；后者主要是传输线上的串扰噪声, 信号传输由于传输线的失配带 来的反射噪声, 地线上的尖峰和电源线上的尖峰等。在设计时对各种噪声进行了 充分的考虑, 其中最主要的噪声是反射, 传输线的串扰、电源和地线的尖峰。 4.14.1 信号传输中的反射信号传输中的反射 在各种数字电路应用系统中，由于信号传输的需要。各个单元电路问要按照 一定的逻辑要求进行连接。这些连接有的比较短，如在同一块插件板上，从某一 点到另外的某一点。有的却很长，如从一个机箱到相隔较远的另一个机箱。当信 号的频率较高时，如果连线的长度和它上面传输的信号的波长很接近，则当高速 变化的信号在长线中传输时，由于阻抗不匹配，会出现反射现象，使信号波形严 重畸变，并引起有害的干扰脉冲，影响系统的正常工作。因此，抑制信号传输中 的反射，提高信号传输的可靠性是此类电路设计中必须解决的一个重要问题。 4.1.14.1.1 传输信号反射现象分析传输信号反射现象分析 在以下分析中作如下假设，所有信号采用负逻辑。输入信号为负阶跃，V- 5V。传输线采用双绞线，长L10m，波阻抗R 150，信号传输速度为 0.2mns。始端信号源电阻Ri=20，终端负载电阻R=1000，则有以下结果 终端反射系数： 始端反射系数： Ke= 0.74 Ks=0.76 F F RR RR 1501000 1501000 Fi Fi RR RR 15020 15020 信号传输时间： t=10/0.2= 50(ns) 始端入射波幅值： Vr=V=(-5) 4.4(V) iF F RR R 20150 150 经时间t后，入射波到达终端，产生第一次反射，反射波的幅值为: Vi1KeVr0.74（4.4）3.3(V) 经时间2t后，反射波到达始端，产生第二次反射，反射波幅值为： Vi2KeVr1-0.76 (-3.3) 2.5(V) 同理有: Vi3KeVr2= 0.74 2.5 2.83(V) Vi12 - 0.14(V) 由于R，K 的绝对值均小于1，故反射波的幅值将不断衰减，经足够长的时间 (如600ns)后，反射渡的幅值(-0.14V)与信号(-5V)相比已微不足道，此时即可认 为已达到了稳态。理论上稳态时传输线始端和终端的电压均为： V=V=(-5) = - 4.9(V) 9 RR R i 100020 1000 对于TTL与非门，其输出阻抗在高电平时约为100，在低电平时约为20， 其输入阻抗在高电平时可达数百k，在低电平时只有1k，采用双绞线(其渡阻 抗约为150)传输信号时，由于阻抗不匹配，必然产生反射现象，使始端和终端 的信号渡形出现小振荡，在边沿上形成若干个小台阶，造成信波形的严重畸变， 影响系统的正常工作。为此，必须采取适当的措施，抑制或消除反射引起的信号 畸变。 4.1.24.1.2 信号反射的抑制信号反射的抑制 由反射系数的定义：K= F Fi RR RR V V 可知，若阻抗匹配，即R=RF，则反射系数K=0，不会发生反射现象。为此，我 们设计了下图所示信号传输/接收电路。 +5v 图4-1 信号传输/接收电路 该电路有以下特点： 1通过选择适当的电阻R，使R=RF,可实现终端负载匹配，有效地防止信号 在终端的反射，从而减小信号波形的畸变。 2传输线采用双绞线，由于双绞线之间的串扰性较小，外界对它的干扰信号 一般为共模信号，该共模信号可以很容易地被电压比较器消除。 3. 电路能构成20MA电流环，从而提高了其抗干扰性能。 4.24.2 串扰串扰 串扰是指一条线上的信号到临近线上的不希望的耦合, 在电路中平行线到处 IN OUT 8080 5 + - 存在, 这就带来了严重的串扰。 在数字电路设计领域,串扰是广为存在的,如PCB 板、器件封装(Package)、连 接器(Connector)和连接电缆(Cable)。而且随着信号速率的提高和产品外形尺寸越 来越小，数字系统总的串扰也急剧增加。过大的串扰会影响到系统的性能,甚至可 能引起电路的误触发，导致系统无法正常工作。 4.2.14.2.1 串扰的起因及类型串扰的起因及类型 一个信号在传输通道上传输时,因电磁耦合而对相邻的传输线产生影响,在被 干扰信号表现为被注入了一定的耦合电压和耦合电流,这就是串扰。一般来说串扰 是通过三种途径产生的：电容耦合、电感耦合和辐射耦合。辐射耦合是属于电磁 干扰(EMI)的范畴,在此不作讨论,这里主要关注电容耦合和电感耦合引起的串扰。 产生这两种耦合串扰的源是互容和互感。 在电场的作用下，两个导体互相耦 合，这种由电场引起的耦合在电路模型中就用互容来表示。任何相邻导体之间都 存在互容，导体之间的间距越近，耦合就会越紧密，互感也是如此。如图42 所 示，互容Cm 将在被干扰线(Victim Line)上的串扰点注入一定的电流 i，这个电流 也可称为噪声电流，它与干扰线(Aggressor Line)的电压Vs 变化斜率和互容Cm 的 大小成正比。这个噪声电流分成两个部分，从串扰的位置开始分别向相反的方向 传输,引起的串扰电压如图2 中的前向串扰电压Vf(沿着原来的方向传输)和反向串 扰电压Vb(沿着反方向传输)。由上面的分析知道,噪声与信号电压Vs 的变化斜率 成正比。在高速电路中，信号的上升沿或下降沿都非常短,信号电压的变化斜率很 大,因此互容引起的串扰是不可忽视的。 同样在磁场的作用下，两个导体互相耦 合，这种由磁场引起的耦合在电路模型中就用互感来表示。如图4-3 所示,互感Lm 将在被干扰线上的串扰点注入一定的噪声电压V。 图 4-2 电容耦合串扰示意图 它与干扰线的电流Is 变化斜率和互感Lm 的大小成正比。 这个噪声电压分成 两个部分：前向串扰电压Vf 和反向串扰电压Vb，从串扰的位置开始分别向相反的 方向传输。同样,由互感引起的噪声与信号电流Is 的变化斜率成正比,在高速电路 设计中,互感引起的串扰也是不可忽视的。 4.2.24.2.2 如何减少串扰如何减少串扰 要控制串扰，先要确定影响串扰的因素。下列几项是与串扰相关的主要因素： 信号源频率与边缘翻转速率 干扰源信号频率越高,被干扰对象上的串扰幅 值越大。对于高速信号的串扰, 容性耦合已经超过感性耦合而成为主要的干扰因 素,因此不但要关注远端串扰,而且需要谨慎处理容易被忽略的近端串扰。另外,在 数字电路中,除了信号频率对串扰的影响外,信号的边缘翻转速率对串扰的影响更 大, 边沿变化越快,串扰越大。图4-4 为某一被干扰线的远端仿真波形图，干扰线 和被干扰线并行长度为1m，干扰源信号电压幅度为1V，被干扰线上电平为0。 电流的流向 串扰是与方向有关的,其波形是电流流动方向的函数,电流流向 图 4-3 电感耦合串扰示意图 图 4-4 远端串扰电压波形 为反向时的远端串扰要大于电流流向为同向时的串扰。 线间距离与平行线长度 串扰电压的大小与两线的间距成反比,而与两线的 平行长度成正比。但随着平行长度的增加,串扰是会饱和的,饱和长度由Tr和Tpd决 定。(Tr为脉冲信号上升时间,Tpd为单位长度传输时延)。 地平面对串扰的影响 传输线与地平面的距离,即传输线与地平面之间的电 介质厚度对串扰的影响很大。介质厚度越大，串扰越大；反之，介质厚度减小时， 串扰明显减小。 负载 串扰随电路中负载的变化而变化,对于相同的拓扑结构和布线情况,负 载越大,串扰越大。要消除串扰是不可能的,我们只能将串扰控制在可以容忍的范 围内。因此我们在进行PCB 设计时可以采取下列办法： 如果布线空间允许的话，增加线与线之间的间距； 设计叠层时,在满足阻抗要求的条件下，减少信号层与地层之间的高度； 把关键的高速信号设计成差分线对,如高速系统时钟；; 如果两个信号层是邻近的，布线时按正交方向进行布线，以减少层与层之 间的耦合； 将高速信号线设计成带状线或嵌入式微带线； 走线时,减少并行线长度,可以以jog方式布线(如图4-5)； 4.34.3 实际设计中对反射和串扰的处理实际设计中对反射和串扰的处理 由于本次设计中的输入信号是频率为1GHz的高频信号，根据信号反射产生的 原因，应尽量避免连线的长度和它上面传输信号的波长相近，因为这样会使阻抗 不匹配，从而产生反射。 在实际应用中，可以考虑采用图4-1所示的信号传输电路，以降低信号反射的 发生。 了解了串扰产生的原因和解决的各种方法后，可以考虑在电平转换器的设计 中，选择对于该问题的处理办法。 对于高速信号来说，主要干扰因素为容性耦合，因此对近端串扰的影响也不 能忽略。地面对串扰的影响同样要加以重视，要尽可能的减小信号线与地面之间 图 4-5 减小串扰的 jog 走线方式10 的距离。由于该转换器中使用集成模块较多，布线较为密集这是产生串扰的 一大因素，所以在电平转换器的设计中要尤为注意。相应的，在布线时为了减少 串扰的发生，应该尽量增加线与线之间的距离；可以把电路中的定时信号发生器 设计成差分线对；走线时，可根据图 4-5 的走线方式，以减少并行线长度，从而达 到减少串扰的目的。 总结总结 毕业设计是本科学习阶段一次非常难得的理论与实际相结合的机会，通过这 次比较完整的电平转换器设计，我摆脱了单纯的理论知识学习状态，和实际设计 的结合锻炼了我的综合运用所学的专业基础知识，解决实际工程问题的能力，同 时也提高我查阅文献资料、设计手册、设计规范以及电脑制图等其他专业能力水 平，而且通过对整体的掌控，对局部的取舍，以及对细节的斟酌处理，都使我的 能力得到了锻炼，经验得到了丰富，并且意志品质力，抗压能力及耐力也都得到 了不同程度的提升。这是我们都希望看到的也正是我们进行毕业设计的目的所在。 本次设计是针对TTL电平到PECL电平的转换。这种电平转换器具有很广泛的 实际应用价值。 本设计主要包括三部分。第一部分是信号放大器的设计。由于输入信号为高 频小信号，所以选择的放大器需要具有良好的放大增益和抗噪声性能，否则放大 的信号会出现失真等现象，在本次设计中采用MAR-8A+高频放大器，它完全符合 设计要求中信号放大的标准。第二部分是将TTL电平进行转换，将转换后的PECL 电平有效输出。该电平转换通过MC10H606来实现。MC10H606是专用的TTL- PECL转换芯片，逻辑功能强，转换速度快。在使用逻辑器件时需要注意诸多问题， 在这里也一并进行了讨论。第三部分是监测PECL电平信号，以确保转换电平成功 实现。 最后，从系统的稳定性，可靠性和抗干扰能力出发，分析了信号的反射和串 扰现象，并对这种现象的抑制和排除提出了抑制和排除的若干途径。 在设计的过程中需要解决的问题很多，比如信号放大电路的具体设计，电平 之间的兼容标准，芯片的接口互联等。最后，这些问题都得到了有效的解决。 虽然毕业设计内容繁多，过程繁琐但我的收获却更加丰富。各种系统的适用 条件，各种设备的选用标准，我都是随着设计的不断深入而不断熟悉并学会应用 的。在设计过程中一些具体的电路设计让我很头痛，原因是由