移位寄存器及其应用实验指导书.docx

移位寄存器及其应用一、实验目的1、掌握中规模4位双向移位寄存器逻辑功能及使用方法2、熟悉移位寄存器的应用构成串行累加器和环形计数器二、实验原理1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器，型号为74LS194(或CD40194)，其逻辑符号及引脚排列如图1-1所示。图1-1 74LS194的逻辑符号及引脚排列其中D3、D2、D1、D0为并行输入端；Q3、Q2、Q1、Q0为并行输出端；SR为右移串行输入端，SL为左移串行输入端；S1、S0为操作模式控制端；为直接无条件清零端；CP为时钟脉冲输入端。74LS194有5种不同操作模式：即并行送数寄存，右移(方向由Q3Q0)，左移(方向由Q0Q3)，保持及清零。S1、S0和端的控制作用如表1-1所示。CPCRS1S0功能Q3 Q2 Q1 Q0X0XX清除=0，使Q3Q2Q1Q0=0000，寄存器正常工作时，=1111送数CP上升沿作用后，并行输入数据送入寄存器。Q3Q2Q1Q0=D3D2D1D0此时串行数据(SR、SL)被禁止。101右移串行数据送至右移输入端SR，CP上升沿进行右移。Q3Q2Q1Q0=DSRQ3Q2Q1110左移串行数据送至左移输入端SR，CP上升沿进行右移。Q3Q2Q1Q0=D2Q1Q0Qsl100保持CP作用后寄存器内容保持不变。Q3Q2Q1Q0=Q3nQ2nQ1nQ0n1XX保持Q3Q2Q1Q0=Q3nQ2nQ1nQ0n2、移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计数器和串行累加器的线路及其原理。 (1)环形计数器：把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图1-2所示，把输出端Q0和右移串行输入端SR相连接。设初始状态Q3Q2Q1Q0=1000，则在时钟脉冲作用下Q3Q2Q1Q0将依次变为0100001000011000，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。图1-2电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。图1-2 (2)四相时序脉冲发生器图1-3所示，是用74LS194构成的时序脉冲发生器。图1-3用74LS194构成的时序脉冲发生器由此可以看出，当启动信号端输入一负脉冲时，G1门输出为高电平，此时S1，S0=1故寄存器执行并行输入功能，Q3Q2Q1Q0=1110。启动信号撤除后，由于寄存器的输出端之-Q0=0；使G2门输出为高电平，G1门的输出为低电平0，即S1=0，S0=1，寄存器开始执行右移操作功能。由于在移位的过程中，与非门G2的输入总有一个为0，故总能保持G2的输出为1，使G1的输出为0，以维持S1=0，S0=1，右移便会不断地进行下去。三、实验设备、部件及器件 1、+5V直流电源 2、单次脉冲源 3、逻辑电平开关 4、74LS1942(或CD40194)四、实验内容1、 测试74LS194(或CD40194)的逻辑功能 图1-4 74LS194逻辑功能测试按图1-4接线，、SR、S1、SO、SL、D3、D2、D1、D分别接至逻辑开关的输出插口；Q3、Q2、Q1、Q0接至LED逻辑电平显示输入插口。CP端接单次脉冲源输出插口。按表1-2所规定的输入状态，逐项进行测试。(1)清除：令=0，其它输入均为任意态，这时寄存器输出Q3、Q2、Q1、Q0应均为0。清零后，置=1。(2)送数：令=S1=S0=1，送入任意4位二进制数，如D3D2D1D0=dcba，加CP脉冲，观察CP=0、CP由01、CP由10三种情况下寄存器输出状态的变化，观察寄存器输出状态变化是否发生在CP脉冲的上升沿。(3)右移：清零后，令=1，S1=0,S0=1，由右移输入端SR送入二进制数码如0100，由CP端连续加4个脉冲，观察输出情况，记录之。(4)左移：先清零，再令=1,S1=1,S0=0，由左移输入端SL送入二进制数码如1111，连续加四个CP脉冲，观察输出端情况，记录之。(5)保持：寄存器予置任意4位二进制数码dcba，令=1，S1=S0=0，加CP脉冲，观察寄存器输出状态，记录之。2、循环移位按图1-2连接电路。用并行送数法予置寄存器为某二进制数码(如0100)，然后进行右移循环，观察寄存器输出端状态的变化，记入表1-3中。3、按图1-3连接实验电路。、S0、D0、D1、D2、D3、接逻辑开关电平输出端。Q0、Q1、Q2、Q3接逻辑电平显示输入端。CP接单次脉冲源。启动脉冲，可由逻辑开关电平输出端产生。连续输入移位脉冲(多于5个)，观察Q0、Q1、Q2、Q3的输出状态。并记入表1-4中。表1-2清除模式时钟串行输入输出功能总结S1S0CPSLSRD3D2D1D0Q3Q2Q1Q00XXXXXXXXX111XXDcba101X0XXXX101X1XXXX101X0XXXX101X0XXXX1101XXXXX1101XXXXX1101XXXXX100XXXXXX表1-3 表1-4CPQ3 Q2 Q1 Q000 1 0 01234移位脉冲序号SR（Q3）Q0 Q1 Q2 Q3 12345五、实验报告1、分析表1-2的实验结果，总结移位寄存器74LS194逻辑功能并写入表格功能总结一栏中。2、根据实验内容2的结果，画