ARM硬件平台设计.ppt

第五讲 ARM9硬件平台设计 南京邮电大学 自动化学院 1 1 3 3 2 2 4 4 5 5 印制板的设计 最小系统的设计 S3C2410X概述 外设及系统总线 6 6 硬件系统的调试 OUTLINE 硬件系统组成 2 1 1 3 3 2 2 4 4 5 5 印制板的设计 最小系统的设计 S3C2410X概述 外设及系统总线 6 6 硬件系统的调试 硬件系统组成 3 嵌入式系统的软硬件框架 串口、并口、 USB、以太网 等 LED、LCD、 触摸屏、鼠标 、键盘等 Linux、uCLinux 、uC/OS-II、 WINDOWS CE 等 硬件系统组成 4 JXARM9-2410系统板的硬件组成 5 S3C2410X内部结构图 S3C2410X概述 6 1 1 3 3 2 2 4 4 5 5 印制板的设计 最小系统的设计 S3C2410X概述 外设及系统总线 6 6 硬件系统的调试 硬件系统组成 7 S3C2410X片上资源 S3C2410X概述 qARM920T核、工作频率203MHz； q16KB 数据Cache， 16KB 指令Cache，MMU，外部存储器控制器； qLCD控制器（支持黑白、灰度、Color STN、TFT屏），触摸屏接口； qNAND FLASH控制器，SD/MMC接口支持，4个DMA通道； q3通道UART、1个多主I2C总线控制器、1个IIS总线控制器； q4通道PWM定时器及一个内部定时器； q117个通用I/O口； 24个外部中断源； q8通道10位ADC； q实时时钟及看门狗定时器等。 q两个USB主/一个USB从； 8 S3C2410X特性 S3C2410X概述 q内核:1.8V I/O及存储器 : 3.3V q电源管理模式：Normal、Slow、Idle、Power off Normal Mode:该模式下如果所有外围设备都打开时电 流消耗最大，允许用户通过软件关闭外围设备达到省电 目的 Slow Mode:不采用PLL的模式，能量消耗仅取决于外时 钟的频率。由外部提供的时钟源作FCLK Idle Mode:关掉了给cpu的FCLK时钟，但外围设备时 钟仍存在，任何到CPU的中断请求可以将cpu唤醒 Power_off Mode:这种模式关掉了内部供电，仅有给 wake_up部分的供电还存在。可以通过外部中断或实时 时钟中断可以唤醒 q272-FBGA 9 S3C2410X的引脚分布图 S3C2410X概述 10 S3C2410X的存储器映射 S3C2410X概述 11 总线控制信号 S3C2410X的引脚信号描述 12 SDRAM/SRAM S3C2410X的引脚信号描述 13 NAND Flash S3C2410X的引脚信号描述 14 LCD控制信号 S3C2410X的引脚信号描述 15 中断控制信号 S3C2410X的引脚信号描述 16 DMA控制信号 S3C2410X的引脚信号描述 17 UART控制信号 S3C2410X的引脚信号描述 18 ADC S3C2410X的引脚信号描述 19 IIC-BUS控制信号 S3C2410X的引脚信号描述 20 IIS-BUS控制信号 S3C2410X的引脚信号描述 21 触摸屏接口控制信号 S3C2410X的引脚信号描述 22 USB主接口信号 S3C2410X的引脚信号描述 23 USB从接口信号 S3C2410X的引脚信号描述 24 SPI接口信号 S3C2410X的引脚信号描述 25 GPIO S3C2410X的引脚信号描述 26 TIMER/PWM控制信号 S3C2410X的引脚信号描述 27 复位和时钟信号 S3C2410X的引脚信号描述 28 JTAG测试逻辑 S3C2410X的引脚信号描述 29 电源 S3C2410X的引脚信号描述 30 芯片及引脚分析 S3C2410X的引脚信号描述 q具有大量的电源和接地引脚，应注意电源电压及分配 qS3C2410X的引脚主要分为如下几类，即：数字输入(I)、 数字输出(O)、数字输入/输出(I/O)、模拟输入/输出 q输出类型的引脚主要用于S3C2410X对外设的控制或通信 ，由S3C2410X主动发出，这些引脚的连接不会对S3C2410X自 身的运行有太大的影响 q输入类型的引脚有些直接决定S3C2410X是否可正常运行 ，设计时应特别注意 q输入/输出类型的引脚主要是S3C2410X与外设的双向数据 传输通道 31 1 1 3 3 2 2 4 4 5 5 印制板的设计 最小系统的设计 S3C2410X概述 外设及系统总线 6 6 硬件系统的调试 硬件系统组成 32 最小系统 1、一个嵌入式处理器是不能独立工作的，必须给它供 电、加上时钟信号、提供复位信号，如果芯片没有 片内程序存储器，则还要加上存储器系统，然后嵌 入式处理器才可能工作 2、这些提供嵌入式处理器运行所必须的条件的电路与 嵌入式处理器共同构成了这个嵌入式处理器的最小 系统 3、大多数基于ARM9处理器核的微控制器都有调试接 口，这部分在芯片实际工作时不是必需的，但因为 这部分在开发时很重要，所以把这部分也归入到最 小系统中 最小系统的设计 33 最小系统框图 最小系统的设计 34 电源电路-概述 最小系统的设计 为整个系统提供能量，是整个系统工作的基础 电源系统处理的好坏，将直接影响到整个系统 的稳定性、可靠性等 35 电源电路-考虑的因素 最小系统的设计 1. 输入的电压范围、电流； 2. 输出的电压、最大电流、最大功率； 3. 输出纹波大小； 4. 安全因素； 5. 电池兼容和电磁干扰； 6. 体积要求； 7. 成本要求。 36 电源电路-需求分析 最小系统的设计 1、一般是多电源系统，I/O一般为3.3V供电，内 核为2.5V（S3C44B0）、 1.8V（S3C2410）或 1.25V（PXA255）供电，有可能还包含5V或12V 等电源； 2、 一般将数字电源和模拟电源分别供电； 3、要求电源纹波比较小； 37 电源电路-芯片选型 最小系统的设计 1、有很多厂家均生产LDO DC-DC转换芯片，如 Maxim、Linear、 Sipex 、TI、 Microchip等； 2、转换到5V的芯片有UA7805、TL750L05、 LTC3425、REG1117-5等； 3、转换到3.3V的芯片有LT1083（7.5A）、 LT1084 （5A） 、LT1085 （3A）、 LT1086（ 1.5A），REG1117-3.3等； 38 电源电路-参考电路 最小系统的设计 S3C2410X供电电路 39 电源电路-参考电路 最小系统的设计 微处理器核供电电路 40 时钟电路 最小系统的设计 时钟电路用于向CPU及其它电路提供工作时钟，在该系统中， S3C2410X使用无源晶振，晶振的接法如下图所示 主时钟 电路 RTC时钟 电路 主时钟及USB 时钟滤波 41 时钟电路 最小系统的设计 1、根据S3C2410X的最高工作频率以及PLL电路的工作方式， 选择12MHz的无源晶振。12MHz的晶振频率经过S3C2410X 片内的PLL电路倍频后，可达到202.8MHz的频率。 2、片内的PLL电路兼有频率放大和信号提纯的功能，因此 ，系统可以以较低的外部时钟信号获得较高的工作频率， 以降低因高速开关时钟所造成的高频噪声。 42 复位电路 最小系统的设计 q由RC电路及施密特触发器组成： 43 JTAG调试接口电路 最小系统的设计 1、JTAG(Joint Test Action Group，联合测试行动小组)是一种国际标准 测试协议，主要用于芯片内部测试及对系统进行仿真、调试。 2、目前大多数比较复杂的器件都支持JTAG协议，如ARM、DSP、FPGA器件等。 3、标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为测试模式选择、 测试时钟、测试数据输入和测试数据输出。 4、JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能 实现对各个器件分别测试。JTAG接口还常用于实现ISP（In-System Programmable在系统编程）功能，如对FLASH器件进行编程等。 5、通过JTAG接口，可对芯片内部的所有部件进行访问，因而是开发调试 嵌入式系统的一种简洁高效的手段。目前JTAG接口的连接有两种标准， 即14针接口和20针接口。 44 JTAG调试接口电路-14针接口及定义 最小系统的设计 45 JTAG调试接口电路-20针接口及定义 最小系统的设计 46 最小系统的设计 JTAG调试接口示意图 47 JTAG接口电路设计接口电路 最小系统的设计 必须接上拉 20针JTAG接口 48 1 1 3 3 2 2 4 4 5 5 印制板的设计 最小系统的设计 S3C2410X概述 外设及系统总线 6 6 硬件系统的调试 硬件系统组成 49 S3C2410X扩展系统 q S3C2410X最小系统 + SDRAM + FLASH电路可构 成一个完全的嵌入式系统 q 可运行于SDRAM中的程序，也可以运行FLASH中 的程序 q 程序大小可以很大，如果将程序保存到FLASH中 ，掉电后不会丢失，因此，既可以通过JTAG接口调试 程序，也可以将程序烧写到FLASH，然后运行FLASH 中的程序 q 在此基础上加入必要的接口及其他电路，就构成 了具体的S3C2410X应用系统 外设及系统总线 50 串口接口电路设计串口芯片选型 q要完成最基本的串行通信功能，实际上只需要RXD、TXD 和GND即可，但由于RS-232-C标准所定义的高、低电平信号与 S3C2410X系统的TTL电路所定义的高、低电平信号完全不同。 qTTL的标准逻辑“1”对应2V3.3V电平，标准逻辑“0”对应 0V0.4V电平，而RS-232-C标准采用负逻辑方式，标准逻辑“1” 对应-5V-15V电平，标准逻辑“0”对应+5V+15V电平，显然 ，两者间要进行通信必须经过信号电平的转换。 q目前常使用的电平转换电路为Sipex公司的SP3232E。 外设及系统总线 51 串口接口电路设计SP3232E引脚分布 外设及系统总线 52 串口接口电路设计串口接口电路 RS232电 平 TTL电平 外设及系统总线 53 IIC接口电路设计IIC简介 q IIC总线是一种用于IC器件之间连接的二线制总线 。它通过SDA（串行数据线）及SCL（串行时钟线）两 线在连接到总线上的器件之间传送信息，并根据地址 识别每个器件：不管是微控制器、存储器、LCD驱动 器还是键盘接口。 外设及系统总线 q S3C2410X内含一个IIC总线主控器，可方便地与各 种带有IIC接口的器件相连。 q 在本实验系统中，外扩一片KS24C08作为IIC存储 器。KS24C08提供1K字节的EEPROM存储空间，可用 于存放少量在系统掉电时需要保存的数据。 54 IIC接口电路设计IIC接口电路 外设及系统总线 55 1 1 3 3 2 2 4 4 5 5 印制板的设计 最小系统的设计 S3C2410X概述 外设及系统总线 6 6 硬件系统的调试 硬件系统组成 56 印刷电路板设计注意事项 印刷电路板的设计 q S3C2410X的片内工作频率为60MHz，因此，在 印刷电路板的设计过程中，应该遵循一些高频电路的 设计基本原则，否则会使系统工作不稳定甚至不能正 常工作。 q 印刷电路板的设计人员应注意以下几个方面： 注意电源的质量与分配。 同类型信号线应该成组、平行分布。 57 电源质量与分配 印刷电路板的设计 q 电源滤波 为提高系统的电源质量，消除低频噪声对系统的影响 ，一般应在电源进入印刷电路板的位置和靠近各器件的 电源引脚处加上滤波器，以消除电源的噪声 常用的方法是在这些位置加上几十到几百微法的电容 同时，在系统中除了要注意低频噪声的影响，还要注 意元器件工作时产生的高频噪声，一般的方法是在器件 的电源和地之间加上0.1uF左右的电容，可以很好地滤出 高频噪声的影响。 58 电源质量与分配 印刷电路板的设计 q 电源分配 实际的工程应用和理论都证实，电源的分配对系统的 稳定性有很大的影响，因此，在设计印刷电路板时，要 注意电源的分配问题。 在印刷电路板上，电源的供给一般采用电源总线（双 面板）或电源层（多层板）的方式。电源总线由两条或 多条较宽的线组成，由于受到电路板面积的限制，一般 不可能布得过宽，因此存在较大的直流电阻，但在双面 板的设计中也只好采用这种方式了，只是在布线的过程 中，应尽量注意这个问题 59 电源质量与分配 印刷电路板的设计 q 电源分配 在多层板的设计中，一般使用电源层的方式给系统供 电。该方式专门拿出一层作为电源层而不再在其上布信 号线。由于电源层遍及电路板的全面积，因此直流电阻 非常的小，采用这种方式可有效的降低噪声，提高系统 的稳定性。 60 同类型信号线的分布 印刷电路板的设计 q 在各种微处理器的输入输出信号中，总有相当一 部分是相同类型的，例如数据线、地址线。 q 对这些相同类型的信号线应该成组、平行分布， 同时注意它们之间的长短差异不要太大，采用这种布 线方式，不但可以减少干扰，增加系统的稳定性，还 可以使布线变得简单，印刷电路板的外观更美观。 61 1 1 3 3 2 2 4 4 5 5 印制板的设计 最小系统的设计 S3C2410X概述 外设及系统总线 6 6