课程设计（论文）-可预置时间的显示播音系统的设计.doc

可预置时间的显示播音系统1 设计任务描述1.1 设计题目：可预置时间的显示播音系统的设计1.2 设计主要内容及要求1.2.1 设计目的（1）掌握可预置时间的显示报警系统的设计电路的构成、原理与设计方法；（2）熟悉集成电路的使用方法。1.2.2 基本要求（1）某电台23时30分停止播音，第二早4时30分开机准备播音，要求早晨无人时自动启动机组播音；（2）晶体振荡电路及分频电路；（3）可控制的计数、锁存、译码、显示系统。1.2.3 发挥部分 时、分显示电路；2 设计思路可预置定时显示播音系统是由脉冲发生器、分频地电路、计数电路、锁存电路、比较电路、译码电路、显示电路，等七大部分构成的。所谓的脉冲信号，此系统可以进入自动计时状态，当时间到与我们预置的相同后电台就开始自动播音，用一个了290六进置计数器和一个290十进制的计数器组成的一个六十分频电路的功能使显示器时期能够能够每隔60秒显示器显示一次，当时钟个位和分钟十位的输入信号与我们在所存器预定的信号相同，输出00，播音系统开始响。因为播音系统是由脉冲产生的，需要1hz的方波，我选用了555多谐振荡器，使其产生10000hz的方波，我们需要的是1hz的方波，就必须用分频器来实现，我选用了4个同步10进制的74160分频，就能产生1hz的方波，然后再通过六十进制和二十四进制计数器实现秒分时电路加法计数。此系统中比较器我选用的是7485，他的作用就是用来实现我们预制的时间，当计数器的时间与比较器设定的时间相同时，比较器输出高电平信号，输入扬声器的触发器端，使扬声器其能够及时播音，还有就是在显示器上面把消引端接上高电平使显示器随时都亮着。3 设计方框图扬声器555振荡器分频器计数器锁存器译码器驱动器显示器比较器4 各部分电路设计及参数计算4.1振荡器图4.1 555多谐振荡器的逻辑电路 555定时器和外接元件r1、r2、c构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过r1、r2向c充电，以及c通过r2向放电端放电，使电路产生振荡。电容c在和之间充电和放电，从而在输出端得到一系列的矩形波。555电路要求r1与r2均应不小于1k，但两者之和应不大于3.3m。此部分电路是由555多谐振荡器和分频电路两部分构成，其中分频电路是有4个十进制的74160计数器通过并联方式组成的，它是直接影响后面电路的工作情况，所以他的精度和稳度是要求相当高的, 由 555 定时器和外接元件 r 1 、 r 2 、 c 构成多谐振荡器，脚 2 与脚 6 直接相连 。电 路没有稳态 ， 仅存在两个暂稳态 ， 电路亦不需要外加触发信号。555 电路要求 r 1 与 r 2 均应大于或等于 1k ，但 r 1 r 2 应小于或等于 3.3m。外部元件的稳定性决定了多谐振荡器的稳定性， 555 定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。因此这种形式的多谐振荡器应用很广。我用的是55多谐振荡器来实现的，在设计时，取r1=7.2k,r2=720k。 令其产生脉冲的频率为10hz，有多谐振荡周期公式：得到公式：带入数值：其产生的100000hz的脉冲通入分频器的cp端，通过四个十进制174160，最后输出一个1hz的脉冲。4.2分频器图4.2 74ls160分频器由于电路所需要的频率为1hz，而振荡器多产生的频率过高，所以需要用分频器进行分频然后使用，实际上分频器也就是计数器，将四个十进制计数器级联后，用前一个计数器的进位信号来控制下一个计数器的工作与否，由于我选用的计数器是74ls160它一个用上升沿控制计数的而进位信号结束时才应该是有效信号，所以我在两个计数器之间加上一个非门，这样输出信号每经过一个计数器频率就会降为原来的1/10，所以原来的10000hz频率信号在经过4个计数器后便可以得到我所需要的1hz的信号。其中分频器件74160如图4.2所示。其中74160的引脚功能图如下：引出端符号：功能段clr清零端 qaqd输出端enp使能控制端ent使能控制端clk输入端load预置端74160之间(或称为各级之间)的连接方式可分为串行进位方式、并行进位方式、整体置零方式和整体置数方式几种，假定已有的是n进制计数器，而需要得到的是m进制计数器， 若m可以分解为两个小于n的因数相乘，即mn1n2,则可采用串行进位方式或并行进位方式将一个n1进制计数器和一个n2进制计数器连接起来构成m进制计数器，而74160本身就是一十进制计数器，正好是我们所需要的，该系统同中采用的分频电路是用并行进位方式的接法来实现进位的，如图所示用了4个集成块，首先第一个74160的工作状态端控制端enp和ent都接高电平，实其处于计数状态，以第一个74160的仅为输出端c作为第二个74160的enp和ent的输入端，每当第一个计数器计成9（1001）时，下一个cp信号到达时，第二个计数器开始工作，而第一个计数器循环计数为0（0000），他的c端回到低电平，第一个计数器的控制端enp和ent恒为1，这样就能使计数器始终处于工作状态。以此类推，后几个计数器的连接方式与前面的完全相同，工作状态也与第一片与第二片之间的工作状态一样。通过四个十进制174160，最后输出一个1hz的脉冲。分频电路如图4.3所示。图4.3 分频器的逻辑电路4.3计数器电路图4.4 计数器的逻辑电路这部分我同样采用了74160这个器件，我要用6个74290做成一个60进制的分频时钟输入产生电路，一个60进制的分计数器和一个24进制的时计数器。74290本身是一个10进制的计数器，我要将右边的两个连接起来组成一个60进制的秒计数器，就需要把秒计数器的十位74290做成6进制计数器。当其没有输出0110时，rd处于高电平工作状态，而分计数器的个位74290的cp端由于反向器的作用则始终处于低电平，不工作。当输出为0110时，rd处出现下降沿，计数器置0。与非门输出的低电平经过一个反向器转为高电平，此时分计数器的个位的cp端则出现上升沿，开始工作。如此，就完成了60进制的秒计数器也完成了由秒向分的进位，其中计数器电路如图4.4所示。4.4锁存器电路图 4.5 锁存器的逻辑电路为了能够达到每60秒在led显示器上显示一次时间的效果，需要加上一个锁存器，在这里我用了74ls77这个器件，据我的了解其实它就是一个4块d触发器的集成产品，在器件上有四个控制端分别用来控制4个d触发器的工作状态，因为d触发器是输入什么输出就是什么，所以四个控制端就分别控制四个d触发器的d端是否与外电路向连，从而达到读取存入输出与将储存数据输出两种状态，在这部分里通过控制使其每60秒开通一次以储存一次并将存入数据输出给译码器从而达到显示时间的目的。计数锁存电路是每个数字钟电路的重要组成部分将秒信号输入计数器的cp端，通过四个计数器的串行级联得到分、时的输出信号。又分别通过锁存器，进而输入译码显示系统，锁存器电路如图4.5所示。4.5 译码显示电路图 4.6 译码显示逻辑电路这部分电路所要完成的工作是将计数器所记录的时间显示出来，首先led显示器是无法直接从计数器读取数据进行显示的，所以在计数器和显示器中间需要加上一个译码器，译码器我选用的是七段显示译码器74ls47，它是一个共阴极译码器所以对应的我用了一个共阴极的led显示器，所谓的共阴极就是把显示器里所有二极管的阴极接到了一起并且接地，所以译码器输出的应是高信号译码显示电路如图4.6所示。4.6比较器电路图 4.7 比较器逻辑电路比较器我选择的是74ls85，两个比较器分别接到时钟个位和分钟十位计数器，比较器开始的时候预置的是0011和0010，时钟走到与预置时间相同时，比较器发出高电平，电台开始播音，比较器电路图如图4.7所示。4.7 播音电路图 4.8 播音器逻辑电路这部分电路所要完成的工作也就是这次课程设计最后的要求了，在最后达到预定要求的时候需要发出警报进行提示，在这里我又用到了555定时器，这里我把它改装成了单稳态电路，用前面计时器应发出的有效信号对它进行控制，用555连成的单稳态电路在稳态期间会从555定时器的3脚输出低电平，后面所接的扬声器是不会响的，当计数器计到0011和0010的时候，两块计数器的借位端会同时发出借位信号，借位信号为高所以我用与门连接这样满足要求的信号才会被输出来，但是555单稳态电路的触发信号是一个下降沿也就是低信号，需要在与门后加一非门，所以我就直接用了一个与非门来连接计数器与报警电路，当计数器计到0011和0010的时候就会有高信号通过与门在经过非门形成低信号对单稳态电路进行触发，触发后单稳态电路会进入暂稳态，这时就会从555定时器的3脚输出一段高电平，这个高电平就可以用来驱使电台播音，电路图如图4.8所示。5 工作过程分析可预置时间的显示播音系统的是由多谐振荡脉冲发生器、分频电路、计数电路、锁存电路、译码电路、比较电路和显示电路组成。该系统可分为预置系统、简单的数字钟系统和播音系统。由于时间标准信号的频率很高，要得到秒脉冲，需要分频电路。数字钟实际上是一个对标准频率(1hz)进行计数的计数电路, 这里我采用的是74160作为分频电路4次分频出来1hz信号。同时标准的时间信号必须做到准确稳定.通常使用555定时器组成的多谐振荡器电路构成数字钟脉冲促触发。从多谐振荡器提供的方波信号通过分频器电路，将高频信号经分频后得到1hz方波信号供秒计数器进行计数。分频器实际上也就是计数器。锁存使用了74ls77w锁存器译码驱动电路将计数器输出的二进制码转换为数码管需要的状态。数码管通常有发光二极管(led)数码管和液晶(lcd)数码管,本设计提供的为led数码管。此系统可以提前预置你想要的时间，以实现其他电路的开断。此系统中比较电路的作用就是实现在设定的时间内报警，当计数器与比较器预置的时间一致时，比较器输出低电平给报警系统，报警系统由555定时系统组成。分频器的功能主要有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路(校时电路)所需要的信号。 经过多天时间的努力，才了解如何设计一个预置时钟显示的，知道了要做预置时间显示电路之后，我又去图书馆查阅有关钟表方面的知识，因为本人对二十四进制和六十进制的思路不知正确与否，所以本人花了一天的时间在图书馆弄明白了如何做一个时钟显示可预置，然后就是想到如何实现可预置。找到比较器能很方便的实现此功能之后本人在图书馆查阅了相关资料，在图书馆看书的途中发现了如何实现555多谐振荡器的完美思路，理清思路之后，很快完成了初步的可预置时间的原理图，并在张玉梅老师的耐心指导下，本人才开始了感觉领悟到实习的重要性。6 元器件清单序号元件型号元件说明元件数量1nc555定时器2274ls290十进制加法计数器6374ls160十进制加法计数器4474ls85比较器2574ls77锁存器4674ls48七段显示译码器47led显示器显示器4874ls21集成门电路与门4974ls04集成门电路非门37 主要元器件介绍7.1 秒脉冲产生电路555定时器和外接元件r1、r2、c构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过r1、r2向c充电，以及c通过r2向放电端放电，使电路产生振荡。电容c在和之间充电和放电，从而在输出端得到一系列的矩形波。555电路要求r1与r2均应不小于1k，但两者之和应不大于3.3m。此部分电路是由555多谐振荡器和分频电路两部分构成，其中分频电路是有4个十进制的74160计数器通过并联方式组成的，它是直接影响后面电路的工作情况，所以他的精度和稳度是要求相当高的, 由 555 定时器和外接元件 r 1 、 r 2 、 c 构成多谐振荡器，脚 2 与脚 6 直接相连 。电 路没有稳态 ， 仅存在两个暂稳态 ， 电路亦不需要外加触发信号。555 电路要求 r 1 与 r 2 均应大于或等于 1k ，但 r 1 r 2 应小于或等于 3.3m。外部元件的稳定性决定了多谐振荡器的稳定性， 555 定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。因此这种形式的多谐振荡器应用很广。7.2 分频电路的原理及说明分频器件74160实际管脚图：管脚功能介绍rco进位输出端qaqd输出端cp时钟输入端ep使能控制端et使能控制端ld预置端74160之间(或称为各级之间)的连接方式可分为串行进位方式、并行进位方式、整体置零方式和整体置数方式几种，假定已有的是n进制计数器，而需要得到的是m进制计数器， 若m可以分解为两个小于n的因数相乘，即mn1n2,则可采用串行进位方式或并行进位方式将一个n1进制计数器和一个n2进制计数器连接起来构成m进制计数器，而74160本身就是一十进制计数器，正好是我们所需要的，该系统同中采用的分频电路是用并行进位方式的接法来实现进位的，如图所示用了4个集成块，首先第一个74160的工作状态端控制端ep和et都接高电平，实其处于计数状态，以第一个74160的仅为输出端c作为第二个74160的ep和et的输入端，每当第一个计数器计成9（1001）时，下一个cp信号到达时，第二个计数器开始工作，而第一个计数器循环计数为0（0000），他的c端回到低电平，第一个计数器的控制端ep和et恒为1，这样就能使计数器始终处于工作状态。以此类推，后几个计数器的连接方式与前面的完全相同，工作状态也与第一片与第二片之间的工作状态一样。通过四个十进制174160，最后输出一个1hz的脉冲。7.3 六十分频时钟输入产生电路和计数电路我的六十分频时钟输入产生电路和计数电路利用74290六十进置的功能使显示器时期能够能够每隔60秒显示器显示一次，在此过程中我运用它来控制显示器，要求是将它的0110输出当每次到到0110的时候一端送给锁存器，一端接置零端，这样就能叫显示器每隔六十秒显示一下时间。在秒脉冲产生电路中，为了能实现以上功能就需要把74290小改动一下，首先把qa qd输出端接一个与门输出（0110）一方面给锁存器，一方面接回本身的置零端r01 r02，这样就能实现控制显示器每隔六十秒就能显示一次！下面就是工作的原理图：管脚功能介绍cpb二分频时钟输入端cpa五分频时钟输入端qaq d输出端 ro1-r02异步置零端 r91- r92异步置9端异步清零端ro1-r02为高电平时，只要置9端r91- r92有一个为低电平，就可以完成清零功能。 当r91- r92均为高电平时，不管其他输入端状态如何，就可以完成置9功能。 当ro1-r02中有一个以及ro1-r02中有一个同时为低电平时，在时钟端cpa,cpb脉冲下降沿作用下进行计数操作： a) 十进制计数。应将cpa与qa连接，计数脉冲由cpb输入。 b) 二、五混合进制计数。应将/cpb与qb连接，计数脉冲由cpa输入。c) 二分频、五分频计数。qa为二分频输出，qbqd为五分频输出。7.4 集成数值比较器 74ls85 集成数值比较器74ls85是4位数值比较器，其管脚图如下。图7.40 74ls85管脚图集成数值比较器74ls85共有11个输入端，只有3个输出端，输入端a3到a0、b3到b0是要做比较的两制数字输入端，计数器会从a3与b3大小开始比较若没有结果则继续比较a2与b2的大小关系，若有结果则从输出端f输出相应的大小关系若还没有结果就会继续比较下去直至a0与b0的大小关系。其它三个输入端是高位比较输入端iab iab iab fa b3 x x x x x xa3 b2 x x x x xa3= b3 a2 b1 x x x xa3= b3 a2= b2 a1 b0 x x xa3= b3 a2= b2 a1= b1 a0 b0 x x xa3= b3 a2= b2 a1= b1 a0= b0 h l la3= b3 a2= b2 a1= b1 a0= b0 l h la3= b3 a2= b2 a1= b1 a0= b0 x x ha3= b3 a2= b2 a1= b1 a0= b0 h h la3= b3 a2= b2 a1= b1 a0= b0 l l l h l l l h l h l l l h l h l l l h l h l h l h l h l l l h l l l h l l l h h l小 结为期一周的课程设计终于在紧张的节奏中接近尾声，一周的时间不是很长，特别是在期末考试的前一周，真是时光如流水，但是在这一周的设计中我对数字电子的了解又加深了一层，我在这次的课程设计中获益匪浅，它不仅仅是忙碌的结晶，更是知识发挥的结晶，他让我们在这短短的一周内学到了更多的有关于设计的知识。本次实习是我到目前为止最头疼也是收获最大的一次实习。我是信息系专业的学生，设计是我们将来必需的技能，这次实习恰恰给我们提供了一个应用自己所学知识的机会，从到图书馆查找资料到对电路的设计对电路的调试再到最后电路的成型，都对我所学的知识进行了检验。可以说，本次实习有苦也有甜。“苦“的是因为我是班里的课代表，一天忙前忙后为大家服务，因为我们的实训是没有安排地方的，我还多次去给同学和老师找教室，“甜“的是在设计的过程中直接把数字电子一同复习了。此次设计可预置时间的显示播音系统，让我充分了解了数字计时的原理，还有如何预置和实现报警的原理。加深对所学知识的了解和认识、以及知识迁移的能力，通过可预置时间的显示报警系统的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于可预置时间的显示播音系统包括加法器组合的计数电路和计数器组成的分频器电路，还有晶体多谐振荡电路等，通过它们的进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，以及各种电路之间的怎样联系起来的，对数字电路达到了一个从大体的感性认识到理性认识的升华。其次，培养了严谨的学风，善于查阅大量的资料的同时，也不断积累了丰富的知识，扩展了我的视野。此次课程设计一共绘制了两张图，逻辑图和接线图，绘制是辛苦的，但是成果是满意的，看着各种器件的连接和密布的线，自己逐渐对数字电路这门课产生了浓厚的学习兴趣，大大的提高了实际动手操作能力，为今后学习专业课奠定了雄厚的基础。最后，在认真完成课程设计的过程当中，形成了一种良好的习惯，这为我以后从事社会实践或走向工作岗位打下了坚实的根基。致 谢这次的课程设计可以如此顺利的完成还是需要感谢很多人的，在这里首先感谢本