电子技术课程设计报告-数字钟的设计与制作

河南理工大学河南理工大学电子技术课程设计报告数字钟的设计与制作学院电气工程与自动化学院姓名学号专业班级电信093班指导老师2010年12月18日河南理工大学本科课程设计报告1目录1、概述211设计目的212设计要求213技术指标22、数字钟的总体设计321设计方案方框图33、各部分功能模块设计（功能描述）431时间计数单元432译码驱动及显示单元533校时控制电路单元634多谐振荡器及分频电路735总体电路图84、各元器件的介绍及各芯片真值表841各元器件的介绍842各芯片的真值表95、仿真调试106、设计时遇到的问题10学贵以致用，通过几天的功放电路的设计，焊接，调试过程，将从书本上学到的知识应用于实践，学会了初步的电子电路的一般设计方法和步骤,虽然过程中遇到了一些困难10河南理工大学本科课程设计报告27、心得体会11参考文献111、概述11设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法且由于数字钟包括组合逻辑电路和时叙电路通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法12、设计要求（1）画出电路原理图（或仿真电路图）；（2）元器件及参数选择；（3）电路仿真与调试；（4）自行装配和调试，并能发现问题和解决问题。（5）写出设计与制作的全过程，附上有关资料和图纸，有心得体会。13技术指标（1）时间以24小时为一个周期；（2）显示时、分、秒；（3）具有校时功能，可以对小时、分和秒单独校时。对分校时的时候，停止分向小时进位；对秒校时的时候，停止秒向分进位。校时时钟源可以手动输入或借用电路中的时钟脉冲。河南理工大学本科课程设计报告3（4）为了保证计时的稳定和准确以及方便调节脉冲，频率可采用多谐振荡器提供标准时间基准信号。2数字钟的总体设计方案21设计方案方框图数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。在其进位计数的基本功能上，通过设置添加一个校时电路，实现对分、时的校正功能。同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟，此设计采用多谐振荡器，因为此设置方便调试，而且其频率的调整较为方便。其基本逻辑框图如下图211数字钟组成框图数字钟的结构组成1）时间计数单元；2）译码驱动及显示单元；3）校时控制电路；河南理工大学本科课程设计报告44）多谐振荡器及分频电路3、各部分功能模块设计31时间计数单元311秒个位与秒十位的电路设计图31秒个位与秒十位的电路连线图计数器芯片74161的使能端ENP和ENT接高电平，计数器进入计数状态。当给计数器的秒个位CLK端施加脉冲信号时，开始计数，输出端Q0Q3将结果输出给译码器。当秒个位输出结果是1010时，一方面将Q3,Q1的高电平通过与门后的结果1输送给秒十位的计数器CLK端，实现进位，并驱动秒十位计数器工作。另一方面Q3,Q1的高电平经过与非门的结果0反馈给秒个位的MR端，使秒个位自动清零。由此，达到秒个位清零，并同时向十位进位的目的。同理于秒十位，当其输出端结果为0110时，其Q2,Q1的结果经过与门和与非门实现自动清零及向分个位进位。此时数码显示器的秒个位的数字从0变化到9，十进制状态；秒十位在个位的进位下从0变化到5，六进制状态。同理与分个位与分十位312时个位与分十位的电路设计河南理工大学本科课程设计报告5图32时个位与时十位的电路连线图时个位是十进制，而十位是三进制，所以当个位161的输出端结果分别是1010，个位向十位进位，同时十位为0010，个位为0100时，十位的Q1端和个位的Q2端经过与门、非门，结果输给十位的MR而清零，实现24小时的功能。32译码驱动及显示单元时、分、秒三部分的译码驱动及显示单元相同，其电路线路图如下河南理工大学本科课程设计报告6图33译码驱动及显示器在LTRBI1的条件下，及使能输入BI/BRO1时，锁存器不工作，译码器的输出随输入码的变化而变化。而七段数字显示器共阴极，输入高电平有效，发光二极管导通发亮。33校时控制电路单元图34校时控制电路该校时控制电路能实现对时、分、秒各部分的校时工作。当S1向下闭合时，按下J1可实现对时的校正，也即提供一个可记脉冲。同理，当S2向下闭合时，按下J1可实现对分的校正；当S3向左闭合时，可实现对分的校正；当S3向左闭合时，按下J1可实现对秒的的校正。河南理工大学本科课程设计报告734多谐振荡器图34多谐振荡器及分频电路振荡器是数字钟的核心。振荡器的稳定度及频率的精确的决定了数字钟计时的准确程度，此设计采用方便的多谐振荡器提供脉冲信号。一般来说，振荡器的频率越高，计数精度越高。多谐振荡器的周期T07（R442R43）C。通过选取恰当的电阻R44和R43的阻值，以及电容C1和C2的值，使其周期约为0125秒，然后通过74LS161芯片把分频，使其提供的脉冲为1HZ。河南理工大学本科课程设计报告835总体电路图图35总体设计电路图4各元器件的介绍及各芯片真值表41各元器件的介绍6个共阴极数码显示器7SEG6个74LS48译码器7个74LS161计数器1个555定时器3个单刀双制开关一个单刀单制开关7个与非门（即2个74LS00四2输入与非门）4个非门（即1个74LS04六反相器）42个普通电阻（100）河南理工大学本科课程设计报告91个169K电阻1个51K电阻1个1UF电容1个10NF电容42各芯片的真值表1）、74LS48芯片2）、74LS161芯片3）、555定时器芯片河南理工大学本科课程设计报告105安装调试1）、仿真环境MULTISIM软件学习使用MULTISIM软件，学会从该软件上找到所需的芯片及元器件，由秒向时部分依次进行设计并逐步仿真，从而发现问题能及时解决。2）调试与制作将仿真后得到的结果通过实物表现出来，按照原理图进行实物连接，连接过程当中逐步调试，以确保作品存在的问题能及时发现，并得到解决6设计时遇到的问题学贵以致用，通过几天的数字钟电路的设计，焊接，调试过程，将从书本上学到的知识应用于实践，学会了初步的电子电路的一般设计方法和步骤,虽然过程中遇到了一些困难，但是在解决这些问题的过程无疑也是对自己自身专业素质的一种提高。遇到的问题有（1）制作上，出现虚焊的现象导致数码显示器显示出错或不显示，甚至在进位上不能实现。解决问题的方法仔细检查连线是否有问题，当数码器不能工作时，可能是由虚焊而引起，可以通过使用万用表检查是哪部分有问题。万用表在电阻档，若显示无穷，则是虚焊引起，由此重新焊烙导线可以得以改善。河南理工大学本科课程设计报告11（2）开始仿真时，多谐振荡器提供的脉冲不能使的秒连续跳动。解决问题的方法仔细检查连线是否有问题，调节电阻和电容的值，以便产生恰当的脉冲使得计数器连续计数，从而实现秒的连续跳动。7心得体会通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，在实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方