ARM体系结构-模式与异常.ppt

1、ARM体系结构支持7种处理器模式，分别为：用户模式、快中断模式、中断模式、中止模式、未定义模式和系统模式，ARM7TDMI完全支持这七种模式。,2.5 处理器模式,除用户模式外，其它模式均为特权模式。ARM内部寄存器（如CPSR)和一些片内外设在硬件设计上只允许（或者可选为只允许）特权模式下访问。此外，特权模式可以自由的切换处理器模式，而用户模式不能自由切换到别的模式。,2.5.1 特权模式,它们之间的区别在于有些操作只能在特权模式下才被允许，如直接改变模式和中断使能等;系统模式实际上相当于用户模式的特权方式,这五种模式称为异常模式。它们除了可以通过程序切换进入外，也可以由特定的异常进入。当特

2、定的异常出现时，处理器进入相应的异常模式。每种异常模式都有一些独立的寄存器，以避免异常退出时用户模式的状态不可靠。,2.5.2 异常模式,当特定的异常出现的时候，程序就会进入到相应的异常模式中 。不同的模式 对应于应用程序的 不同的阶段：比如正常运行，中断等,这两种模式都不能由异常进入，而且它们使用完全相同的寄存器组。 系统模式是特权模式，不受用户模式的限制。操作系统在该模式下访问用户模式的寄存器就比较方便，而且操作系统的一些特权任务可以使用这个模式访问一些受控的资源，而不必担心异常出现时任务状态变得不可靠。,2.5.3 用户和系统模式,在ARM7TDMI处理器内部有37个用户可见的寄存器。

3、在不同的工作模式和处理器状态下，程序员可以访问的寄存器也不尽相同。,2.6 ARM状态下内部寄存器,2.6.1 ARM状态各模式下的寄存器,所有的37个寄存器，分成两大类： 31个通用32位寄存器； 6个状态寄存器。,2.6.2 ARM状态各模式下可以访问的寄存器,2.6.3 一般的通用寄存器,在汇编语言中寄存器R0R12为保存数据或地址值的通用寄存器。它们是完全通用的寄存器，不会被体系结构作为特殊用途，并且可用于任何使用通用寄存器的指令。,其中R0R7为未分组的寄存器，也就是说对于任何处理器模式，这些寄存器都对应于相同的32位物理寄存器。,2.6.3 一般的通用寄存器（续）,寄存器R8R14

4、为分组寄存器。它们所对应的物理寄存器取决于当前的处理器模式，几乎所有允许使用通用寄存器的指令都允许使用分组寄存器,2.6.3 一般的通用寄存器（续）,寄存器R8R12有两个分组的物理寄存器。一个用于除FIQ模式之外的所有寄存器模式，另一个用于FIQ模式。这样在发生FIQ中断后，可以加速FIQ的处理速度。,2.6.3 一般的通用寄存器（续）,寄存器R13、R14分别有6个分组的物理寄存器。一个用于用户和系统模式，其余5个分别用于5种异常模式。,2.6.3 一般的通用寄存器（续）,2.6.4 堆栈指针寄存器R13（SP）,寄存器R13常作为堆栈指针（SP）。在ARM指令集当中，没有以特殊方式使用R

5、13的指令或其它功能，只是习惯上都这样使用。但是在Thumb指令集中存在使用R13的指令。,2.6.5 链接寄存器R14(LR),R14为链接寄存器（LR），在结构上有两个特殊功能： 在每种模式下，模式自身的R14版本用于保存子程序返回地址； 当发生异常时，将R14对应的异常模式版本设置为异常返回地址（有些异常有一个小的固定偏移量）。,2.6.6 R14寄存器与子程序调用,MOV PC,LR,R14(地址A),程序A执行过程中调用程序B；,操作流程,程序跳转至标号Lable，执行程序B。同时硬件将“BL Lable”指令的下一条指令所在地址存入R14；,程序B执行最后，将R14寄存器的内容放入

6、PC，返回程序A；,异常发生时，程序要跳转至异常服务程序，对返回地址的处理与子程序调用类似，都是由硬件完成的。区别在于有些异常有一个小常量的偏移。,2.6.7 R14寄存器与异常发生,当发生异常嵌套时，这些异常之间可能会发生冲突。 例如：如果用户在用户模式下执行程序时发生了IRQ中断，用户模式寄存器不会被破坏。但是如果允许在IRQ模式下的中断处理程序重新使能IRQ中断，并且发生了嵌套的IRQ中断时，外部中断处理程序保存在R14_irq中的任何值都将被嵌套中断的返回地址所覆盖。,LDR,MOV PC,LR,地址A,1.执行用户模式下的程序；,2.发生IRQ中断，硬件将某个地址存入IRQ模式下的R

7、14_irq寄存器，用户模式下的R14没有被破坏；,3. IRQ服务程序A执行完毕，将R14_irq寄存器的内容减去某个常量后存入PC，返回之前被中断的程序；,未被破坏,2.6.8 R14寄存器注意要点,a,地址A,1.执行用户模式下的程序；,2.发生IRQ中断，硬件将某个地址存入IRQ模式下的R14_irq寄存器，用户模式下的R14没有被破坏；,3. IRQ服务程序A执行完毕，将R14_irq寄存器的内容减去某个常量后存入PC，返回之前被中断的程序；,未被破坏,a,return,地址B,4. 如果在IRQ处理程序中打开IRQ中断，并且再次发生IRQ中断，或者调用子程序；,5. 硬件将返回地址

8、保存在R14_irq寄存器中，原来保存的返回地址将被覆盖，造成错误；,被破坏,6. 在程序B返回到程序A，然后在返回到用户模式下被中断的程序时，发生错误，将不能正确返回；,return,return,解决办法是确保R14的对应版本在发生中断嵌套时不再保存任何有意义的值（将R14入栈），或者切换到其它处理器模式下。,2.6.8 R14寄存器注意要点（续）,2.6.9 程序计数器R15(PC),寄存器R15为程序计数器（PC），它指向正在取指的地址。可以认为它是一个通用寄存器，但是对于它的使用有许多与指令相关的限制或特殊情况。如果R15使用的方式超出了这些限制，那么结果将是不可预测的。,正常操作时

9、，从R15读取的值是处理器正在取指的地址，即当前正在执行指令的地址加上8个字节（两条ARM指令的长度）。由于ARM指令总是以字为单位，所以R15寄存器的最低两位总是为0。,2.6.10 读R15的限制,2.6.11 程序状态寄存器CPSR,寄存器CPSR为程序状态寄存器，在异常模式中，另外一个寄存器“程序状态保存寄存器（SPSR）”可以被访问。每种异常都有自己的SPSR，在因为异常事件而进入异常时它保存CPSR的当前值，异常退出时可通过它恢复CPSR。,2.6.11 程序状态寄存器CPSR,ARM7TDMI内核包含1个CPSR和5个供异常处理程序使用的SPSR。CPSR反映了当前处理器的状态，

10、其包含： 4个条件代码标志（负(N)、零(Z)、进位(C)和溢出(V) ）； 2个中断禁止位，分别控制一种类型的中断； 5个对当前处理器模式进行编码的位； 1个用于指示当前执行指令(ARM还是Thumb)的位。,条件代码标志,保留,控制位,溢出标志,进位或借位扩展,零,负或小于零,IRQ禁止,FIQ禁止,状态位,模式位,N,Z,C,V,I,T,F,CPSR寄存器的格式,2.6.11 程序状态寄存器CPSR,条件标志（保存ALU当前操作信息） 中断使能标志（控制允许和禁止中断） 当前处理器的模式（设置处理器操作模式） 其它的一些状态和控制标志,每个异常模式还带有一个程序状态保存寄存器 （SPSR

11、），它用于保存在异常事件发生之前的CPSR。CPSR和SPSR通过特殊指令进行访问。 注意：如果通过程序修改CPSR寄存器中的模式位进入异常模式，那么硬件将不会把CPSR保存至SPSR中。,2.6.12 关于SPSR,大多数“数值处理指令”可以选择是否影响条件代码标志位。通常如果指令带S后缀，则该指令的执行会影响条件代码标志；但有一些指令的执行总是会影响条件代码标志(CMP指令，条件码标志受影响)。 N、 Z、 C和V位都是条件代码标志。通过算术操作、逻辑操作、MSR或者LDM指令可以对这些位进行设置。所有ARM指令都可按条件来执行，而Thumb指令中只有分支指令可按条件执行。,2.6.13

12、PSR中的条件代码标志,各标志位的含义如下： N 运算结果的最高位反映在该标志位。对于有符号二进制补码，结果为负数时N=1，结果为正数或零时N=0； Z 指令结果为0时Z=1（通常表示比较结果“相等”），否则Z=0； C 当进行加法运算(包括CMN指令)，并且最高位产生进位时C=1，否则C=0。当进行减法运算(包括CMP 指令)，并且最高位产生借位时C=0，否则C=1。对于结合移位操作的非加法/减法指令，C为从最高位最后移出的值，其它指令C通常不变； V 当进行加法/减法运算，并且发生有符号溢出时V=1，否则V=0，其它指令V通常不变。,CPSR的最低8位为控制位，当发生异常时，这些位被硬件改

13、变。当处理器处于一个特权模式时，可用软件操作这些位。它们分别是： 中断禁止位、 T位、模式位,2.6.14 PSR中的控制位,中断禁止位包括I和F位： 当I位置位时，IRQ中断被禁止； 当F位置位时，FIQ中断被禁止。 T位反映了正在操作的状态： 当T位置位时，处理器正在Thumb状态下运行； 当T位清零时，处理器正在ARM状态下运行。 模式位包括M4、M3、M2、M1和M0，这些位决定处理器的操作模式。,2.6.15 CPSR模式位设置表,CPSR中的保留位被保留将来使用。为了提高程序的可移植性，当改变CPSR标志和控制位时，请不要改变这些保留位。另外，请确保您程序的运行不受保留位的值影响，

14、因为将来的处理器可能会将这些位设置为1或者0。,2.6.16 保留位,ARM State 与Thumb State寄存器关系,与ARM状态一样，Thumb状态也有快中断FIRQ中断IRQ管理svc中止Abort未定义Und等特权摸式，每一种模式都有一组SP、LR 和SPSR寄存器。,2.7 异常,只要正常的程序流被暂时中止，处理器就进入异常模式。 例如响应一个来自外设的中断。在处理异常之前，ARM7TDMI内核保存当前的处理器状态，这样当处理程序结束时可以恢复执行原来的程序。 如果同时发生两个或更多异常，那么将按照固定的顺序来处理异常，详见“异常优先级”部分。,异常类型 FIQ :快速中断请求

15、，CPSR:I=1（特权模式下才能修改I、F） IRQ(Interrupt ReQuest):外部中断请求，CPSR:F=0，系统的外设 未定义指令:ARM处理器或协处理器遇到不能处理的指令 预取中止：预取指令地址不存在，并执行该预取的指令的时候 数据中止：数据访问指令的地址不存在 复位：处理器复位电平有效 软件中断Software interrupt：执行SWI指令产生，可用于用户模式下的程序调用特权操作指令，可使用该异常机制实现系统功能调用 通过软件中断产生 进行管理员模式中获得 通常要求特殊的管理功能，如操作系统支持 未定义的指令陷井 当ARM接受到一条不能处理的指令,ARM把这条指令提

16、供给任何一个协处理器执行 如果协处理器可以执行这条指令但此时协处理器忙,ARM将等待直到协处理器准备好或中断发生 如果没有协处理器处理这条指令,那么ARM将处理未定义的指令陷井,当多个异常同时发生时，一个固定的优先级系统决定它们被处理的顺序：,2.7.9 异常优先级,当多个异常同时发生时，一个固定的优先级系统决定它们被处理的顺序：,异常向量,start 0 x00 bReset_Handler Undefined_Handler 0 x004 bUndefined_Handler SWI_Handler bSWI_Handler Prefetch_Handler bPrefetch_Handl

17、er Abort_Handler bAbort_Handler IRQ_Handler bIRQ_Handler FIQ_Handler 0 x1C b FIQ_Handler Reset_Handler ,2.7.1 异常入口/出口汇总,注意：该表中“之前的状态”列是硬件固定的，无法改变。 “返回指令”列是软件编程完成的，人为控制的，可以改变。,如果异常处理程序已经把返回地址拷贝到堆栈，那么可以使用一条多寄存器传送指令来恢复用户寄存器并实现返回。,;开始 SUB LR,LR,#4;计算返回地址 STMFD SP!,R0-R3,LR;保存使用到的寄存器 . . .;此处省略中断服务程序 ;退出

18、 LDMFD SP!,R0-R3,PC;中断返回,以中断异常为例，中断处理代码的开始部分和退出部分,2.7.2 异常入口和出口处理,PC恢复的同时CPSR也恢复,在异常发生后，ARM7TDMI内核会作以下工作：,在适当的LR中保存下一条指令的地址，当异常入口来自： ARM状态，那么ARM7TDMI将当前指令地址加4或加8复制（取决于异常的类型）到LR中； Thumb状态，那么ARM7TDMI将当前指令地址加4或加8 （取决于异常的类型）复制到LR中；异常处理器程序不必确定状态。 将CPSR复制到适当的SPSR中； 将CPSR模式位强制设置为与异常类型相对应的值； 强制PC从相关的异常向量处取指

19、。,2.7.3 进入异常,ARM7TDMI内核在中断异常时置位中断禁止标志，这样可以防止不受控制的异常嵌套。（若复位或响应FIQ中断，还禁止FIQ中断）,注：异常总是在ARM状态中进行处理。当处理器处于Thumb状态时发生了异常，在异常向量地址装入PC时，会自动切换到ARM状态。,进入异常的操作,R14_=Return Link SPSR_=CPSR CPSR4:0=Exception Mode Number CPSR5=0 ;当运行于ARM状态时 IF=Reset or FIQ then ;当响应FIQ异常时，禁止新的FIQ异常 CPSR6=1；/ * 禁止快速中断 ,否则CPSR6不变 *

20、/ CPSR7=1；/ * 禁止正常中断 * / PC=Exception Vector Address,R14-svc = address of next instruntion after the SWI instruction（+2/+4） R14-und = address of next instruction after the undefined instruction （+2/+4） R14-abt=address of the aborted instruction +4 （预取中止） R14-abt=address of the aborted instruction +8

21、（数据中止） R14-irq=address of next instruction executed +4 R14-fir=address of next instruction to be executed +4,当异常结束时，用户异常处理程序必须： 1. 将LR中的值减去偏移量后存入PC，偏移量根据异常的类型而有所不同； 2. 将SPSR的值复制回CPSR； 注：恢复CPSR的动作会将T、F和I位自动恢复为异常发生前的值。 “复位”异常中断处理程序，不需要返回。,2.7.4 退出异常,MOVS pc, lr 或 SUBS pc, lr, #4 或LDMFD sp!, pc 这几条指令都是

22、普通的数据处理指令，特殊之处就是把PC 寄存器作为了目标寄存器，并且带了特殊的后缀“S”或“”，在特权模式下，“S”或“”的作用就是使指令在执行时，同时完成从SPSR 到CPSR 的拷贝，达到恢复状态寄存器的目的。,2.7.5 图示进入异常过程,1. 程序在系统模式下运行用户程序，假定当前处理器状态为Thumb状态、允许IRQ中断；,2. 用户程序运行时发生IRQ中断，硬件完成以下动作：,置位I位（禁止IRQ中断） 清零T位（进入ARM状态） 设置MOD位，切换处理器模式至IRQ模式,将下一条指令的地址存入IRQ模式的LR寄存器,将CPSR寄存器内容存入IRQ模式的SPSR寄存器,将跳转地址存

23、入PC，实现跳转,BackAddr,JumpAddr,“?”表示对该位不关心,在异常处理结束后，异常处理程序完成以下动作：,2.7.6 图示退出异常过程,将SPSR寄存器的值复制回CPSR寄存器；,将LR寄存的值减去一个常量后复制到PC寄存器，跳转到被中断的用户程序。,BackAddr,JumpAddr,return,BackAddr-4,“?”表示对该位不关心,使用软件中断(SWI)指令可以进入管理模式，通常用于请求一个特定的管理函数。SWI处理程序通过执行下面的指令返回： MOVS PC,R14_svc 这个动作恢复了PC和CPSR并返回到SWI之后的指令。SWI处理程序读取操作码以提取SWI函数编号。,2.7.7 软件中断指令,格式：swi(软中断号) 函数返回值 函数名(参数); 例：swi(0 x03) void OS_EXIT_CRITICAL(void);,2.7.