第七章半导体存储器和可编程逻辑器件 数字电路技术基础.ppt

1、数字电子技术基础电子课件,郑州大学电子信息工程学院 2020年8月24日,第七章 半导体存储器和可编程逻辑器件,7.1 概述 能存储大量二值信息的器件 一、一般结构形式,！单元数庞大 ！输入/出引脚数目有限,二、分类 1、从存/取功能分： 只读存储器 (Read-Only-Memory） 随机读/写 （Random-Access-Memory） 2、从工艺分： 双极型 MOS型,7.2 ROM 7.2.1 掩膜ROM 一、结构,二、举例,D0 Dm,两个概念： 存储矩阵的每个交叉点是一个“存储单元”，存储单元中有器件存入“1”，无器件存入“0” 存储器的容量：“字数 x 位数”,掩膜ROM的特

2、点： 出厂时已经固定，不能更改，适合大量生产 简单，便宜，非易失性,7.2.2 可编程ROM（PROM）,总体结构与掩膜ROM一样，但存储单元不同,7.2.2 可编程ROM（PROM）,总体结构与掩膜ROM一样，但存储单元不同,写入时，要使用编程器,7.2.3 可擦除的可编程ROM（EPROM）,总体结构与掩膜ROM一样，但存储单元不同 一、用紫外线擦除的PROM（UVEPROM）,二、电可擦除的可编程ROM（E2PROM） 总体结构与掩膜ROM一样，但存储单元不同,三、快闪存储器（Flash Memory） 为提高集成度，省去T2（选通管） 改用叠栅MOS管（类似SIMOS管）,7.3 RA

3、M,7.3.1 静态随机存储器（SRAM） 一、结构与工作原理,二、SRAM的存储单元,六管N沟道增强型MOS管,7.3.2* 动态随机存储器（DRAM） 动态存储单元是利用MOS管栅极电容可以存储电荷的原理,7.4 存储器容量的扩展,7.4.1 位扩展方式 适用于每片RAM,ROM字数够用而位数不够时 接法：将各片的地址线、读写线、片选线并联即可,例：用八片1024 x 1位 1024 x 8位的RAM,7.4.2 字扩展方式,适用于每片RAM,ROM位数够用而字数不够时,例：用四片256 x 8位1024 x 8位 RAM,7.5 用存储器实现组合逻辑函数,一、基本原理 从ROM的数据表可

4、见： 若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数,7.5 用存储器实现组合逻辑函数,一、基本原理 从ROM的数据表可见： 若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数,二、举例,7.4 概述 一、PLD的基本特点： 1. 数字集成电路从功能上有分为 通用型、专用型两大类 2. PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的,数字 系统,二、PLD的发展和分类 PROM是最早的PLD PAL 可编程逻辑阵列 FPLA 现场可编程阵列逻辑 GAL 通用阵列逻辑 EPLD 可擦除的可编程逻辑器件 FPGA 现场可编程门阵列 ISP-P

5、LD 在系统可编程的PLD,三、LSI中用的逻辑图符号,FPLA,组合电路和时序电路结构的通用形式,A0An-1,W0 W(2n-1),D0 Dm,组合电路和时序电路结构的通用形式,7.5 PAL（Programmable Array Logic） 一、基本结构形式 可编程“与”阵列+固定“或”阵列+输出电路 最简单的形式为： 二、编程单元 出厂时， 所有的交叉点均有熔丝,三、PAL的输出电路结构和反馈形式,1、专用输出结构,用途：产生组合逻辑电路,2. 可编程输入/出结构,用途：组合逻辑电路， 有三态控制可实现总线连接 可将输出作输入用,3. 寄存器输出结构,用途：产生时序逻辑电路,4. 异

6、或输出结构,时序逻辑电路 还可便于对“与-或”输出求反,5. 运算反馈结构,时序逻辑电路 可产生A、B的十六种算术、逻辑运算,7.6 GAL（Generic Array Logic）,一、电路结构形式 可编程“与”阵列 + 固定“或”阵列 + 可编程输出电路 OLMC,二、编程单元 采用E2CMOS 可改写,GAL16V8,三、OLMC,数据选择器,7.7 EPLD,一、结构特点 相当于 “与-或”阵列（PAL） + OLMC 二、采用EPROM工艺 集成度提高,7.8 FPGA（Field Programmable Gate Array）,一、基本结构,1. IOB 2. CLB 3. 互连

7、资源 4. SRAM,1. IOB,可以设置为输入/出； 输入时可设置为：同步（经触发器） 异步（不经触发器）,2. CLB,本身包含了组合电路和触发器，可构成小的时序电路 将许多CLB组合起来，可形成大系统,3. 互连资源,4. SRAM分布式每一位触发器控制一个编程点,二、编程数据的装载,数据可先放在EPROM或PC机中 通电后，自行启动FPGA内部的一个时序控制逻辑电路，将在EPROM中存放的数据读入FPGA的SRAM中 “装载”结束后，进入编程设定的工作状态,！每次停电后，SRAM中数据消失 下次工作仍需重新装载,7.9 PLD的编程,以上各种PLD均需离线进行编程操作，使用开发系统 一、开发系统 硬件：计算机+编程器 软件：开发环境（软件平台） VHDL, Verilog 真值表，方程式，电路逻辑图（Schematic）