INFINITY用户手册_中文.ppt

1、INFINITI 教育 材料,2010.10.,目 录 概要 PG BOARD的结构 2.1 PG BOARD的 外部 INTERFACE 2.2PG BOARD UNIT结构 2.3PG BOARD LED 3.PG BOARD BLOCK DIAGRAM 3.1 LVDS SIGNAL BLOCK 3.1.1 EXTERNAL LVDS 3.1.2 INTERNAL LVDS 3.2外部通信 BLOCK 3.2.1 RS232通信 3.3POWER CONTROL BLOCK 3.3.1 POWER CONTROL 3.3.2 POWER SENSING 3.4POWER BLOCK 不良

2、 症状确认或保养 4.1PALLET初始化 不良 4.2POWER VDD/VBL出力ON/OFF不良 4.3PATTERN 不良,概 要 INFINITI的使用 PG BOARD的 基本结构和不良发生时为了保养会参考写成材料.,2. PG BOARD的 结构,2.1 PG BOARD的 外部INTERFACE,CPU Download,P/G FPGA Download,Irda Interface,External LVDS Interface,External VDD Input,IP Control Interface,DTQ FPGA Download,POWER BLOCK CON

3、NECTOR,External PG 12V Power Input,Adapter Card 100P Connector (Female/Male),LVDS Interface Output 40P Connector Slave (Only Quad ),LCD Interface Output 50P Connector (Single, Dual, Quad),2.2 PG BOARD的UNIT结构,CPU,SRAM,LVDS TO TTL CONVERTOR,RS232 BLOCK,PLL Block,P/G BOARD Control FPGA Block,PGB Power

4、1.2V, 1.8V, 2.5V Block,PGB Power 5V Block,PGB Power 3.3V Block,VDD/VBL Meter Detect Block,Analog Dimming, HVS, BIST Signal Block,Dual to Quad Power Block,DDR DRAM Block,Dual to Quad Control FPGA,TTL TO LVDS CONVERTOR,TTL TO LVDS CONVERTOR,P/G BOARD INDICATE LED,LED CONTROL Block,2.2 PG BOARD的LED,LED

5、12 ; 有线 RS232 不可以通信的时候ON,LED2; FPGA Download error 时 ON,LED13; RUN ; 正常的时候 闪烁. IT; IT Zone ON BT; Aging Zone ON,LED 14; BT; BT Zone ON FT; FT Zone ON VDD; VDD ON ON VDD CVP 时 - 0.5秒 单位当 闪烁. VDD OCP 时 0.25秒 单位当 闪烁.,LED 15; VBL; VBL ON ON VBL CVP 时 - 0.5单位当 闪烁. VBL OCP 时 0.25秒 单位当 闪烁. DE; Data 出力 时 ON

6、 IP ON; IP ON ON,LED5; DLL_FAIL - 没有CLK Input -on 有- off LED3; NO_DATA - 没有DATA Input , 闪烁 - off,LED1; DATA_ON - Data On 时 ON, Off 时 off LED2; QUAD_EN - Quad 选择时 On, 另外 off,LED4; DONE_FAIL - DTQ FPGA Download 不良时 on,LED1; 12V INPUT时 ON,3. PG BOARD BLOCK DIAGRAM,3.1 LVDS SIGNAL BLOCK LVDS SIGNAL BLOC

7、K是EXTERNAL或者INTERNAL PATTERN PATTERN的信号处理生成有关的部分. ADAPTOR BOARD之前 定义BLOCK,3.1.1 EXTERNAL LVDS BLOCK 从检测机输入的LVDS 信号入出力有关 BLOCK,TTL SIGNAL OUTPUT,EXTERNAL LVDS,INTERNAL LVDS,因为FPGA pin数，不是TTL 方式 ， 出力 DDR( Double Data Rate ) 2.5V Level.,检测机,PALLET,LCM,EXTERNAL SIGNAL FLOW,LVDS,LVDS,TTL,TTL,TTL,DS90C320

8、2,FPGA XC3S250E,FPGA XC3S1000,THC63 LVD1023,ADAPTOR BOARD (DTQ BOARD),DDR,DDR,EXTERNAL LVDS 参考电路 LVDS TO TTL 变换,EXTERNAL LVDS 参考电路 FPGA TTL IN/ DDR OUTPUT,EXTERNAL LVDS参考电路 DDR OUTPUT,3.1.2 INTERNAL LVDS BLOCK 除了外部 LVDS SIGNAL之外自己PATTERN生成,TTL SIGNAL OUTPUT,PATTERN DATA,因为FPGA pin 数， 不是TTL 方式 ， 出力 D

9、DR( Double Data Rate ) 2.5V Level.,PALLET,LCM,INTERNAL SIGNAL FLOW,LVDS,PATTERN DATA,TTL,TTL,BS62LV256 SCP70,FPGA XC3S250E,FPGA XC3S1000,THC63 LVD1023,ADAPTOR BOARD (DTQ BOARD),DDR,DDR,INTERNAL SIGNAL 参考电路 SRAM / FPGA,INTERNAL SIGNLA 参考电路DDR OUTPUT,3.2 外部 通信BLOCK 从检测机为了控制PALLET, 送收信DATA 通信部分 定义外部通信B

10、LOCK,CPU Atmega128L,FPGA Interface,SRAM Memory,RS232C Interface 1,RS232C Interface 2,Hirose HIF3FB-40PA-2.54DSA,Yeonho SMAW250-7,3.2.1 RS232通信 从AUTOCONNECTOR输入的RS232通信用通信CHIP CPU和通信BLOCK,RX, TX DATA,RS232,PALLET,RS232 通信 FLOW,AUTO CONNECTOR,ATMEGA128L,MAX3221 CAE,RX, TX DATA,RS-232,检测机,RS-232,AUTO C

11、ONNECTOR,RS232 通信参考 电路,3.3 POWER CONTROL BLOCK 为了PALLET下部的POWER MODULE控制或SENSING BLOCK,POWER SENSING,POWER CONTROL,3.3.1 POWER CONTROL POWER MODULE设定值或ON/OFF 控制 BLOCK,POWER CONTROL,PALLET,POWER MODULE,POWER CONTROL FLOW,PWR_SDA PWR_SCL,FPGA XC3S250E,HIF3H-60DA-2.54DSA,INT_VDD_ON VBL30V_ON,60P CONNEC

12、TOR,PWR_SDA PWR_SCL,INT_VDD_ON VBL30V_ON,VDD/VBL SUB BOARD,VDD/VBL ON/OFF CONTROL,VDD_ON VBL_ON,74LVC8t 245DBR,POWER CONTROL 参考电路,3.3.2 POWER SENSING POWER MODULE出力 电压 电流 SENSING BLOCK,POWER SENSNIG,VDD/VBL 电压电流,PALLET,POWER SENSING FLOW,VBL_ASEN VBL_VSEN,FPGA XC3S250E,HIF3H-60DA-2.54DSA,VDD_VSEN_P,

13、SHUNT REGISTER,AD7912ARM,AD7912ARM,TC1990,VDD_ASEN_P(VDD),VDD_ASEN_N,VDD_ASEN,Vmon_SCK Vmon_SDT,POWER SENSING 参考电路,POWER BLOCK 参考电路,4. 不良 症状 确认 或 维修,这 菜单是不良Pallet分类分析，Pallet自己不良， 操作员的操作错误或者， 连接cable的不良确认等， 为了Pallet修理 标出来需要的内容 不良Pallet分类的情况会分开几个种类. 1. 电路或部品不良 PCB上的焊接不良， Shot, 部品chip不良， 部品自己不良 是主原因. S

14、hort分开电源Short和一般Signal的别的Signal的Short. 电源Short分开配装不良， 特定部品的I/O Port或者 全部Device有什么原因Damage然后Ground和电源变成Short或小Short 这时候电源Short没出来电源（Over current protection 功能），电源 反复ON/OFF，过度Load当电源发生电压降下， 特定部品（不良部品).过度热现象 Power Supply(12V)的current,电压状态 monitoring之后Pallet全部电源状态确认. Signal之间Short容易确认眼里检查,有的地方有的地方找出来困难.

15、 不良现象要的话, 需要忍耐. 2. 焊接不良 量产以后最多发生,不容易确认的部分是焊接不良. 特别是SMD type的package焊接不良最多出来的ic. 在PGB上 FPGA(U14), DS90C3202(U13), TH63LVD1023(U18, U11), MAX3223CAP(U28), Amega128L等是SMD Type部品. 还有DIP Type部品的焊接时容易出来焊接不良要素是GND,电源PIN. 这是GND或电源用宽盘子做成Artwork. 用一般烙铁热量PCB上PAD和pin铅不会完全连接,有的时候pin上铅放上.烙铁十分加热以后开始焊接. 仔细的焊接不良是眼里容

16、易看不出来, 放大镜上也不容易区别.还有焊接以后没出来时间过去之后出来的焊接是最困难的现象当中一个. 3.各种 连接 Cable的接触不良或自体不良 把Pallet在投入口上和Inverter连接,Operator的操作错误，不良Cable混杂就表示出来.容易确认的地方也有Connector的微细磨耗连接状态有的时候出来有的时候没出来.特别是Adaptor Card和制品之间连接Signal Cable多出来. 正常环境下正常连接Cable之后晃动或者抹一点小反应出来的岸际遣涣? 还有当制品上用了不合适的Cable, 偶尔发生不良. 4. 各种机构的不良 IN-LIne上过度震动和冲击和一部分

17、松开的螺丝出来了以后没有一部分机构物， 机构的老化或因为非规格 Screw等的使用，机构hole的破坏，长期间使用第一次Pallet的折弯等 In-line进行不可能的情况. 由于有时非正常进行, 出来机构破坏.,4.1 PALLET 初始化不良,PALLET 初始化过程. 在U15( XCF02S )上MCS 文件FPGA Download. ( Download时CPU的Reset pin Low Reset状态维持) 正常Download之后U15的DONE pin High.( CPU Low ) 8ms Delay以后CPU的Reset pin High翻转. CPU初始化以后FPGA的INDICATE LED部分控制LED OFF. CPU Run LED只动作.,4.2 POWER VDD/VBL出力 ON/OFF 控制不良 正常POWER MODULE和连接以后同一样症状发生时措施事项,EX1),FROM FPGA INPU