HSPICE使用.ppt

1、2020/6/19,共88页,1,Hspice/Spectre介绍,罗豪2008.9.22,2020/6/19,共88页,2,模拟集成电路的设计流程,1.交互式电路图输入2.电路仿真3.版图设计4.版图的验证（DRCLVS）5.寄生参数提取6.后仿真7.流片,全定制,2020/6/19,共88页,3,各种仿真器简介,SPICE:由UCBerkeley开发。用于非线性DC分析，非线性瞬态分析和线性的AC分析。Hspice:作为业界标准的电路仿真工具，它自带了许多器件模型，包括小尺寸的MOSFET和MESFET。Cadence提供了hspice的基本元件库并提供了与Hspice的全面的接口。Spe

2、ctre:由Cadence开发的电路仿真器，在SPICE的基础上进行了改进，使得计算的速度更快，收敛性能更好。,2020/6/19,共88页,4,高精度电路仿真器,1、Spectre/SpectreRF(cadence)2、Hspice/HspiceRF(avanti)3、Ads(Agilent主要针对RF)4、eldo(MentorGraphics)5、saber(Synopsys),2020/6/19,共88页,5,Cadenc软件简介,Cadence提供了一个大型的EDA软件包，它包括：ASIC设计全定制IC设计工具VirtuosoSchematicComposer电路仿真工具Analo

3、gDesignEnvironmentFPGA设计PCB设计,2020/6/19,共88页,6,Cadence中Spectre的模拟仿真,1、进入Cadence软件包2、建立可进行SPECTRE模拟的单元文件3、编辑可进行SPECTRE模拟的单元文件4、模拟仿真的设置(重点)5、模拟仿真结果的显示以及处理6、分模块模拟(建立子模块)7、运算放大器仿真实例,2020/6/19,共88页,7,一、进入Cadence软件包,方法一安装并运行exeed软件，使用putty软件（缘网下载），在Hostname处填工作站地址，端口默认，协议（protocol）选SSH，如图所示，然后点击Open。,2020

4、/6/19,共88页,8,1、键入用户名和密码，在提示符处键入:source/opt/demo/cds.env(回车)2、setenvDISPLAY本机ip:0.0(回车)，再键入icfb用子菜单Add/Shape/Line和Add/Shape/Circle的命令画出所需的形状；用子菜单Add/label的命令添加标签instanceName；用子菜单Add/PIn的命令添加管脚用子菜单Add/SelectionBox命令添加选择框。,2、间接建立打开cell的schematic(view)，用子菜单Design/CreateCellview/FromCellview命令。在弹出的窗口里输入相

5、应的名称后，单击OK,2020/6/19,共88页,39,子模块的调用,在Schematic中点击AddInstance。然后在Library中选中你的子模块所在的library，cellview，symbol。这样就可以调用你设计的子模块了。,2020/6/19,共88页,40,五、运算放大器仿真实例,1、电路图的输入（共模反馈型运放），如下图所示：,2020/6/19,共88页,41,2、建立Symbol图,2020/6/19,共88页,42,3、仿真电路图示意,2020/6/19,共88页,43,4、运放小信号仿真示例,电源电压Vdc=3.3V；交流信号源acm=1V；负载电容Cload

6、=5pF；采用Spectre分析方式，选择交流分析（ac），设置如下：SweepVariable：FrequencySweepRange：1Hz100MHz仿真完成后，点击Result-DirectPlot-ACGain&Phase查看运放的幅频特性和相频特性,2020/6/19,共88页,44,仿真结果,该运放直流增益为80.9dB，单位增益带宽为82MHz，相位裕度为67.32deg。,2020/6/19,共88页,45,相位裕度与负载电容的关系曲线仿真,1、设置相位裕度输出，点击Outputs-Setup其中运用了Candence函数PhaseMargin,2020/6/19,共88页,

7、46,相位裕度与负载电容的关系曲线仿真,2、点击Tools-ParametricAnalysis设置负载电容的扫描范围和扫描步长，其中RangeType选择From/To，StepControl选择LinearSteps,2020/6/19,共88页,47,相位裕度与负载电容的关系曲线仿真,3、点击ParametricAnalysis中的Analysis-Start得到相位裕度与负载电容的关系曲线如图：,2020/6/19,共88页,48,5运放直流仿真示例,目标：仿真输出电压与输入电压的变化曲线方法：采用直流仿真（dc）仿真参数设置1、在仿真电路图中将信号源的输入电压定义为变量Vin2、在仿

8、真环境界面中选择Variables-CopyFromCellview,将电路中设置的变量集中在DesignVariables栏中，初始化Vin和Cload变量，其中Vin=0V，Cload=5pF,2020/6/19,共88页,49,3、设置dc仿真，其中SweepVariable选择DesignVariable，在VariableName中填写Vin，SweepRange选择Start-Stop，Vin的扫描范围为-1mV1mV,2020/6/19,共88页,50,4、仿真结果（横坐标为输入电压，纵坐标为输出电压）如图我们可以看出：运放的输出摆幅大约为-2.55V2.55V,2020/6/1

9、9,共88页,51,6、瞬态仿真示例,目标：通过仿真得到运放的摆率方法：运用瞬态仿真，输入信号设置为电压脉冲，观察输出电压的变化情况参数设置：输入信号源采用analoglib中的脉冲发生器vpwl，输入电压初始值为0V，在10ns10.1ns跳变到4VTran仿真时间为100ns在电路图中选择输出变量，Outputs-ToBePlotted-SelectOnSchematic，在这里我们选择输入脉冲以及输出电压,2020/6/19,共88页,52,仿真结果如图我们可以计算得到：运放摆率SR=117V/us,2020/6/19,共88页,53,附：Hspice简介,Avant!StartHspi

10、ce（现在属于Synopsys公司）是IC设计中最常使用的电路仿真工具，是目前业界使用最为广泛的IC设计工具，甚至可以说是事实上的标准。教材计算：采用Level2的MOSModelFoundry：Level49和Mos9、EKV等因此设计者除利用Level2的Model进行电路的估算以外，还一定要使用电路仿真软件Hspice、Spectre等进行仿真，以便得到更精确的结果。,2020/6/19,共88页,54,Hspice的使用,使用Hspice需要有hspicefile（*.sp），它的来源主要有以下两种方式：（一）自己写（二）由Cadence中的schematic文件得到,2020/6/1

11、9,共88页,55,*.sp文件的生成（1）,创建需要进行仿真的电路，设定好各项参数，包括激励源的设置。,2020/6/19,共88页,56,*.sp文件的生成（2）,选择Simulate/Directory/Host菜单,仿真器选择hspiceS,选择ModelPath菜单,设置库的路径,2020/6/19,共88页,57,*.sp文件的生成（3）,选择Analyses菜单下的choose项,选择仿真类型（tran）,Simulation-Netlist-CreateFinal,File-SaveAs,输入存放的全路径,2020/6/19,共88页,58,运行Hspice,由于工作站版的Hs

12、pice没有license不能用，因此采用单机版的Hspice。版本是2002.2.2,2020/6/19,共88页,59,修改*.sp文件,在进行Hspice仿真之前，还要对刚刚生成的*.sp文件进行修改，如图所示，添加hspice的库文件和仿真精度（ttffssfssf）,注意：库文件的具体路径要写对，而且要是Hspice的库,POST必须加上,2020/6/19,共88页,60,用Hspice进行仿真,仿真,查看错误信息,波形查看器,2020/6/19,共88页,61,AvanWaves波形观察器,2020/6/19,共88页,62,AvanWaves波形观察器,2020/6/19,共8

13、8页,63,SpectreVerilog数模混合仿真,PushthelimitofsystemperformanceReduceparasiticReduceI/OdrivingloadsExploitdesignspacebetweenblocksPushthelimitofpowerdissipationReduceparasiticloadsReduceI/OdrivingcurrentsReducethesystemsize,WhyMixed-SignalSimulation?,2020/6/19,共88页,64,SystemintheRealWorld,2020/6/19,共88页,

14、65,MostlyAppliedMethodofMixed-SignalDesign,系统分成若干个芯片，每个芯片分开设计，再经电路板整合。,2020/6/19,共88页,66,IntegratedMixed-SignalDesign,2020/6/19,共88页,67,CommerciallyAvailableSimulationEnvironments,CadenceADE：VHDL/Verilog,Verilog-A,SpectreAMS：VHDL/Verilog,Verilog-A,VHDL/Verilog-AMS,Spice,SpectreMentorGraphicADVanceMS

15、(ModelSim+Eldo)：C,VHDL/Verilog,Verilog-A,VHDL/Verilog-AMS,SpiceSynopsysTimemill：TransistorlevelStar-Sim：TransistorlevelVCS+NanoSim：C,VHDL/Verilog,Verilog-A,SpiceDolphinIntegrationSMASH：ABCD,VHDL/Verilog,VHDL/Verilog-AMS,Spice,2020/6/19,共88页,68,Mixed-SignalSimulator的基本结构,以模拟电路仿真器为核心在处理数模混合电路时将数字部分等效为

16、相应的简化的模拟电路、或采用解析函数来表示逻辑模块的行为，然后对整个系统采用模拟电路的方法进行模拟。优点：模拟结果精确、能处理的电路规模比较大，模拟速度也有显著提高。缺点：比逻辑模拟器还是慢很多。同时包含模拟和数字两个仿真核处理速度快，能处理的电路规模极大，但需要解决模拟仿真核和数字仿真核之间的通信问题；另外，由于数字逻辑仿真器和模拟仿真器的输入、输出数据是不一样的，还必须在模拟仿真核和数字仿真核之间实现模拟信号和数字信号的相互转换。,2020/6/19,共88页,69,CreatingAnalogBlock,Createtheschematicviewofanalogblock,andcre

17、ateasymbolviewforcelluse,2020/6/19,共88页,70,CreatingDigitalBlock,2020/6/19,共88页,71,Createdigitalblocksymbol,UseAdd-Pin/Add-ShapetocreatedigitalblocksymbolThepinnameclkinandclkoutmustbethesameasverilogtext,2020/6/19,共88页,72,CreatingaMixed-SignalSchematic,2020/6/19,共88页,73,CreateConfigViewforSimulation

18、,Themixed-signalsimulationhierarchyiscontrolledbyHierarchy-Editorwhichmustbedefinedwithconfigview,cellnameistopcircuitnameforsimulationviewnamewillbesetasconfig,UseCreateNewFiletocreateanewconfigviewwithHierarchy-Editor,2020/6/19,共88页,74,SetNewConfiguration,1.ChooseUseTemplatesampleinformation,2.Cho

19、osespetreVerilog,1,2,3,3.Changetheviewnametoschematicforsimulation,4.ClickOK,2020/6/19,共88页,75,OpentheSchematicVersionofConfigView,OpentheschematicversionoftheconfigviewofmixfromtheLibrarymanager,2020/6/19,共88页,76,SetBlockPartition,开启hierarchyeditor设定所使用的cellview显示所使用的cellview及其颜色设定Schematiceditor中的

20、Hierarchy-Editor及Mixed-Signal两项Menu是由菜单Tools-MixedSignalOpts.而产生的,2020/6/19,共88页,77,SetBlockPartition(cont.),2020/6/19,共88页,78,CheckBlockPartition,Changeanalog&digitalstopviewstomatchthestopviewsinyourhierarchyeditor(asbelow),2020/6/19,共88页,79,CheckPartitionResults,设定显示的颜色及项目显示所有模块划分的结果显示模拟电路模块显示数字电

21、路模块显示混合信号电路模块显示无法规类的电路模块清除所有显示内容,2020/6/19,共88页,80,PartitionRequirement,Thedesignmustcontainatleastoneanalogcomponent.Thedesignmustcontainatleastonedigitalcomponent.Theremustbewithatleastoneinterfacenet.Analogstimulidefinedintheanalogstimulifilecannotbeusedtodrivedigitalnet.Digitalstimulidefinedinth

22、edigitalstimulifilecannotbeusedtodriveanalognet.Anyinterfacenetmustbeidentifiedbeforenetlisting.,2020/6/19,共88页,81,Setuptheanalog/digitalinterface,Select:Mixed-Signal-InterfaceElements-Instance,thistoolisusedtoconfigurehowthedigitalblockreadsanaloginputsandhowdigitaloutputsareseenbyanalogcells(effectiveA/DandD/A).,2020/6/19,共88页,82,Setuptheanalog/digitalinterface,MOS_a2d:A2D_V0低电平A2D_V1高电平A2D_TX：voltagebetweenV0andV1afterTXw