4-1基本SRFF1电子课件教学版_第1页
4-1基本SRFF1电子课件教学版_第2页
4-1基本SRFF1电子课件教学版_第3页
4-1基本SRFF1电子课件教学版_第4页
4-1基本SRFF1电子课件教学版_第5页
已阅读5页，还剩6页未读， 继续免费阅读

付费下载

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

第四章触发器

4.1概述主讲人：黄丽亚组合逻辑电路任一时刻的输出状态只决定于该时刻各输入变量的状态，而与电路之前的状态无关。电路没有反馈回路。组合逻辑电路的特点时序逻辑电路中，任一时刻的输出状态不仅取决于该时刻各输入变量的状态，而且与电路之前的状态有关。电路有反馈回路。时序逻辑电路的特点门电路是构成组合电路的基本单元电路。触发器是构成时序电路的基本单元电路。4.1概述图4.1.1触发器的框图F一个或多个输入QQ

触发器是构成时序逻辑电路的基本单元电路。它是一种具有记忆功能、能储存1位二进制信息的逻辑电路。

触发器：Flip-Flop，简写为FF，又称双稳态触发器。1、触发器的特点：（1）具有两种不同的稳定状态：“0”或“1”。（2）去掉输入信号后，触发器的状态能长期保存。——即具有记忆功能。（3）部分触发器能够在新的信号作用下，从一种稳定状态翻转到另一种稳定状态——即具有翻转功能。2、触发器的分类1.按是否受控于时钟脉冲(CP——ClockPulse)

异步触发器

同步触发器①钟控电位触发器②主从触发器③边沿触发器2.按实现的逻辑功能SRFF，DFF，JKFF，TFF，T’FF4.2基本SR触发器(SRFF)

一、由与非门组成的基本SR触发器

1.电路SDRDQQQ=1，Q=0时，称为触发器的1状态，记为Q=1；Q=0，Q=1时，称为触发器的0状态，记为Q=0。直接置0端，也称复位端R。即Reset直接置1端，也称置位端S。即SetQQSDRDSRRDSD低电平有效QQSDRD11011000RDSD

功能说明输入QQ输出2.工作原理及逻辑功能01110触发器被置0

触发器置0102.工作原理及逻辑功能QQSDRD11011000RDSD功能说明输入QQ输出100111触发器被置1

触发器置010

触发器置1012.工作原理及逻辑功能11011000RDSD

功能说明输入QQ输出11

触发器置010

触发器置101

触发器保持原状态不变不变SDRDQQ2.工作原理及逻辑功能

禁止使用1

111011000RDSD功能说明输入QQ输出

触发器置010

触发器置101

触发器保持原状态不变不变001111112.当SD和RD同时由0变1时，输出状态可能为0，也可能为1，即输出状态不定。因此，这种情况禁用。SDRDQQ1.输出Q和Q均出1，与触发器输出规定不符。0012.工作原理及逻辑功能次态：现态：

指触发器在输入信号变化前的状态，也称当前状态。用Qn

表示。指触发器在输入信号变化后的状态，也称下一状态。用Qn+1表示。SDRDQQ

禁止使用1

11101100

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论