版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领
文档简介
第七章数字系统设计基础
7.4数字系统设计实例主讲人：黄丽亚(b)算法流程图Start=1M←DX,Q←DYCNT←0,A←0Q1=1A←A+MA←SR(A)，Q←SR(A1,Q),CNT←CNT+1CNT=rYYYNNNM组合电路CNT控制器SCStartZQr…Q1Ar+1…A1Z←AT101T4V110ADDINIStart=10T0000V2SHIFTT210CNT=r乘法器的ASM图CNT=r-11ASSIGNASSIGNT3Start=1M←DX,Q←DYCNT←0,A←0Q1=1A←A+MA←SR(A)，Q←SR(A1,Q),CNT←CNT+1CNT=rYYYNNNINIADDSHIFTV1V2Z←AASSIGNT3M并加器AArQCNT数据处理器INIStartV1SHIFT1000T0T1T211001100ADDV2图7.4.3乘法器的ASM图控制器CNT=3（V2）Q1（V1）STARTINI，ADD，SHIFTASSIGH系统的初始结构图Q1=1CNT=3ASSIGNT31）数据处理器的实现ASM图操作明细表选元器件求表达式逻辑设计电路设计INIStartV1SHIFT1000T0T1T211001100ADDV2图7.4.3乘法器的ASM图Q1=1CNT=3ASSIGNT31）数据处理器的实现M加法器AArQCNT数据处理器控制器CNT=3（V2）Q1（V1）STARTINI，ADD，SHIFTASSIGH（1）寄存器A的实现（1）寄存器A的实现以累加寄存器A为目标的寄存器操作有清“0”，置数，右移，保持。其中，清“0”是同步操作。选用四位移位寄存器74194实现表7.4.474194功能表置数11左移01右移10保持00功能M0M100111101M1=INI+ADDM0=INI+ADD+SHIFTINIADDSHIFT
M1
M0000100010001Di=INI·Si其中Si为并行全加器输出累加寄存器A的电路实现M1=INI+ADDM0=INI+ADD+SHIFTSDi=INI·SiM(r位)并加器A(r位)ArQ(r位)CNT数据处理器控
温馨提示
- 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
评论
0/150
提交评论