《探秘电学世界》课件-第五章 时序逻辑电路新

数字电子技术与应用1.1数字信号概述1.2数制与码制1.3编码1.4基本逻辑运算1.5逻辑代数的公式和规则数字逻辑基础2.1半导体器件的开关特性2.2分立元件门电路2.3TTL集成门电路门电路3.1组合逻辑电路的分析与设计方法3.2常用的组合逻辑电路3.3组合逻辑电路中的竞争冒险组合逻辑电路触发器概述4.14.2RS触发器JK触发器4.34.4其他功能触发器触发器功能的转换4.5时序逻辑电路时序逻辑电路的特点与分析方法5.15.2计数器分析计数器设计5.35.4寄存器和移位寄存器脉冲产生与整形555定时器6.16.2施密特触发器单稳态触发器6.36.4多谐振荡器半导体逻辑器和可编程逻辑器件只读存储器(ＲＯＭ)7.1随机存储器(ＲＡＭ)7.2可编程逻辑器件7.3数模和模数转换D/A转换器8.18.2A/D转换器时序逻辑电路时序逻辑电路的特点与分析方法5.15.2计数器分析计数器设计5.35.4寄存器和移位寄存器内容提要5.1时序逻辑电路的特点与分析方法5.2计数器分析5.3计数器设计5.4寄存器和移位寄存器5.5总结与练习重点与难点

1.时序逻辑电路的分析和设计方法2.计数器分析与设计3.寄存器分析与设计第五章时序逻辑电路5.1时序逻辑电路的特点与分析方法一、什么是时序逻辑电路？

组合逻辑电路电路的输出只与当前的输入有关，而与以前的输入无关。结构：由门电路构成。时序逻辑电路电路在某一给定时刻的输出，不仅取决于该时刻电路的输入,还取决于前一时刻电路的状态。结构：组合电路+触发器。5.1.1时序逻辑电路的特点

1.结构特点输出信号方程：Z=F2(X,Qn)存储电路的驱动方程:Y=F1(X,Qn)状态方程：Qn+1=F3(Y,Qn)存储电路组合逻辑电路…………x1xnz1zmQ1QjY1Yk输入输出Q—存储器输出Y—存储器输入信号时序电路的结构特点：1、时序电路由组合电路和存储电路组成，在有些情况下，可以没有组合电路，但存储电路必不可少。2、在存储电路的输入与输出之间存在反馈连接。电路的工作状态与时间因素相关，即时序电路的输出由电路的输入和原来的状态共同决定。2.时序电路的分类

没有统一的时钟脉冲信号，各触发器状态的变化不是同时发生，而是有先有后。按照触发器的动作特点同步时序逻辑电路异步时序逻辑电路

所有触发器的状态变化都是在同一时钟信号作用下同时发生的。1JC11K1JC11K1JC11K&&FF1FF0FF2ZCPQ2Q1Q0CP1JC11K1JC11K1JC11K&FF1FF0FF2ZQ2Q1Q0

输出状态仅与存储电路的状态Q有关，而与输入X无直接关系。或者没有单独的输出。按照输出信号的特点米里（Mealy）型摩尔（Moore）型

输出状态不仅与存储电路的状态Q有关，而且与外部输入X也有关。输出方程驱动方程状态方程逻辑方程状态图时序图状态表卡诺图3、时序逻辑功能的描述方法1.写方程式

根据给定的电路，写出它的输出方程和驱动方程，并求

状态方程。

(1)输出方程。时序逻辑电路的输出逻辑表达式，它通常为现态和输入变量的函数。(2)驱动方程。各触发器输入端的逻辑表达式。(3)状态方程。将驱动方程代入相应触发器的特性方程中，便得到该触发器的状态方程。时序逻辑电路的状态方程由各触发器次态的逻辑表达式组成。6.2.1同步时序逻辑电路的分析步骤一、基本分析步骤

根据状态转换真值表来说明电路的逻辑功能。

电路的时序图是在时钟脉冲CP作用下，各触发器输出状态相应变化的电压波形图，即工作波形图。它通常是根据时钟脉冲CP和状态转换真值表来绘制的。3.逻辑功能的说明4.画时序图

将电路现态的各种取值组合代入状态方程和输出方程中进行计算，求出相应的次态和输出，从而列出状态转换真值表。如现态的起始值已给定，则从给定值开始计算。如没有给定，则可设定一个现态起始值依次进行计算。2.列状态转换真值表C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2Q2YCPRD1[例]试分析图示电路的逻辑功能，并画出状态转换图

和时序图。解：这是时钟

CP下降沿触发的同步时序逻辑电路，CPC1C1C1分析时不必考虑时钟信号。RDRRR

电路工作前加负脉冲清零；工作时应置RD=1。分析如下：

分析举例二、分析举例C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2Q2YCPRD1Q2nY=Q2nQ0n1J1KQ0n&&Q2n1JQ1n1K&Q0nJ2

=Q1nQ0n，J0

=K0=1J1

=K1=Q2n

Q0nK2=Q0n1J1K11.写方程式(1)

输出方程(2)

驱动方程Q0n代入

J2

=

Q1nQ0n

，K2=Q0nQ0n+1

=J0Q0n+K0Q0n=

1

Q0n+1

Q0n=Q0nQ1n+1

=J1Q1n+K1Q1n=

Q2nQ0nQ2n+1

=J2Q2n+K2Q2n=

Q1nQ0nQ2n+Q0n

Q2nJ0K0J1K1J2K2(3)

状态方程代入

J0

=K0=1代入

J1

=K1=Q2nQ0n2.列状态转换真值表设电路初始状态为Q2Q1Q0=000，则0001000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态

将现态取值代入状态方程中进行计算，求出次态：Q0n+1

=Q0n=0=1

Q1n+1

=Q2nQ0nQ1n=0·00=

0

Q2n+1

=Q1nQ0nQ2n+

Q0nQ2n=0·0·0+0·0=

0

将现态代入输出方程求YY=Q2nQ0n=0·0=02.列状态转换真值表设电路初始状态为Q2Q1Q0=000，则将新状态作现态，再计算下一个次态。YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态0001000Q0n+1

=Q0n=1=0

Q1n+1

=Q2nQ0nQ1n=0·10=

1

Q2n+1

=Q1nQ0nQ2n+

Q0nQ2n=0·1·0+1·0=

01000010Y=Q2nQ0n=0·1=0

可见：电路在输入第6个脉冲CP

时返回原来状态，同时在Y端输出一个进位脉冲下降沿。以后再输入脉冲，将重复上述过程。该电路在输入第六个

CP脉冲后，电路返回到初始的000状态，同时，

Y端输出一个脉冲下降沿作为进位信号。故为六进制计数器。依次类推2.列状态转换真值表设电路初始状态为Q2Q1Q0=000，则3.逻辑功能说明YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态000100010000101000101010100100011100110010一直计算到状态进入循环为止CP脉冲也常称为计数冲。

圆圈内表示Q2Q1Q0的状态；箭头表示电路状态转换的方向；箭头上方的“

x/y

”中，x

表示状态转换前电路的输入变量取值，y

表示现态下的输出值。本例中没有输入变量，故x

处空白。4.画状态转换图和时序图000001010YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态00010001000010100010101010010001110011001000001000Q2Q1Q0x/y/0/0011100101/0/0/0/14.画状态转换图和时序图000001010011100101Q2Q1Q0x/y/0/0/0/0/0/1CP123456

必须画出一个计数周期的波形。100Q0Q1Q2000010Y1100000005.检查电路能否自启动

3位二进制计算器共有23=8个状态，该电路只用到了其中的6个状态，这些状态称为有效状态，而没有利用的那些状态则称为无效状态。000001010011100101/0/0/0/0/0/1当时序逻辑电路由于某种原因进入了无效状态，若继续输入计数脉冲CP

后电路能自动进入有效状态，则称该电路能自启动，否则称不能自启动。5.检查电路能否自启动000001010011100101/0/0/0/0/0/1将无效状态110代入状态方程进行计算，得Q0n+1

=Q0n=0=1

Q1n+1

=Q2nQ0nQ1n=1·01=

1

Q2n+1

=Q1nQ0nQ2n+

Q0nQ2n=1·0·1+0·1=

1Q2n+1Q1n+1

Q0n+1

=1115.检查电路能否自启动000001010011100101/0/0/0/0/0/1将无效状态110代入状态方程进行计算，得Q2n+1Q1n+1

Q0n+1

=111Q0n+1

=Q0n=1=0

Q1n+1

=Q2nQ0nQ1n=1·11=

1

Q2n+1

=Q1nQ0nQ2n+

Q0nQ2n=1·1·1+1·1=

0再将111代入状态方程进行计算，得Q2n+1Q1n+1

Q0n+1

=010为有效状态可见该电路能自启动。*6.2.2异时序逻辑电路的分析方法

异步时序逻辑电路与同步时序逻辑电路的根本区别在于前者不受同一时钟控制，而后者受同一时钟控制。因此，分析异步时序逻辑电路时需写出时钟方程，并特别注意各触发器的时钟条件何时满足。触发器只有满足时钟条件才能接收输入信号而改变状态。分析举例[例]试分析图示电路的逻辑功能，并画出状态转换图

和时序图。这是异步时序逻辑电路。分析如下：解：C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2YCP1RDCPC1C1C1RDRRRFF1

受Q0

下降沿触发FF0

和FF2

受CP

下降沿触发1.写方程式(1)

时钟方程(3)

驱动方程(2)

输出方程(4)

状态方程C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2YCP1RDQ2YCP1

=Q0FF1

由Q0

下降沿触发CP0

=CP2=CPFF0

和FF1由CP

下降沿触发Y=Q2n11J1K11J1KJ0

=Q2n

，K0=1J2

=Q1n

Q0n，K2=1J1

=K1=1Q2n11K1J&Q1nQ0n1.写方程式(1)时钟方程(3)

驱动方程(2)

输出方程(4)

状态方程CP1

=Q0FF1

由Q0

下降沿触发CP0

=CP2=CPFF0

和FF1由CP

下降沿触发Y=Q2nJ0

=Q2n

，K0=1J2

=Q1n

Q0n，K2=1J1

=K1=1Q0n+1

=

J0Q0n+K0

Q0nQ1n+1

=

J1

Q1n+K1

Q1nQ2n+1

=

J2

Q2n+K2

Q2n代入

J1

=K1=1代入

J2

=Q1nQ0n

K2=1=

Q2n

Q0n+1

Q0n=Q2nQ0n

=

1

Q1n+1

Q1n=Q1n

=

Q1nQ0nQ2n+1

Q2n=Q1nQ0n

Q2n代入

J0

=Q2n

，K0=1Q0n+1

=Q2nQ0nCP下降沿有效Q1n+1

=Q1n

Q0下降沿有效Q2n+1

=Q1nQ0nQ2nCP下降沿有效2.列状态转换真值表设初始状态为Q2Q1Q0=0000100000Q0n+1

=Q2n

·Q0n=0·0=1

表示现态条件下能满足的时钟条件Y=Q2n

=001Q2n+1

=Q1nQ0nQ2n=0·0·0=

0YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态CP2CP0CP1时钟脉冲CP0=CP，FF0

满足时钟触发条件。CP1=Q0

为上升沿，FF1

不满足时钟触发条件，其状态保持不变。CP2=CP，FF2满足时钟触发条件。2.列状态转换真值表设初始状态为Q2Q1Q0=0000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态CP2CP0CP1时钟脉冲001010010Q0n+1

=Q2n

·Q0n=0·1=0Q1n+1

=Q1n=

0=1将新状态“001”作为现态，再计算下一个次态。

CP1=Q0

为下降沿，FF1

满足时钟触发条件。Q2n+1

=Q1nQ0nQ2n=0·1·0=

0Y=Q2n

=02.列状态转换真值表设初始状态为Q2Q1Q0=0000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态CP2CP0CP1时钟脉冲依次类推电路构成异步五进制计数器，并由Y

输出进位脉冲信号的下降沿。3.逻辑功能说明0010100一直计算到电路状态进入循环为止。1000001000111001100104.画状态转换图和时序图Q2Q1Q0x/y000001010011100/0/0/0/0/1000010000010001110011001000101000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态CP2CP0CP1时钟脉冲0011必须画出一个计数周期的波形。4.画状态转换图和时序图000001010011100Q2Q1Q0x/y/0/0/0/0/1110010100Q0Q1Q2000000CP12345Y000可见，当计数至第

5个计数脉冲CP

时，

电路状态进入循环，Y

输出进位脉冲下降沿。5.1.2时序逻辑电路的一般分析方法根据电路图写出下列逻辑方程式时钟方程驱动方程输出方程求状态方程将驱动方程代入相应触发器的特性方程。列出该时序电路的状态表，画出状态图根据状态方程和输出方程描述该时序逻辑电路的逻辑功能根据画出的状态图或时序图1、分析时序逻辑电路的一般步骤已知时序电路说明逻辑功能分析例题讲解5.1.1试分析下图所示时序电路的逻辑功能。解：这是时钟CP下降沿触发的同步时序电路，

分析时不必考虑时钟信号。C11J1KC11J1K&1=1FF0FF1Q0XQ1

ZCP1C1CPC1Z

=Q1nQ0nJ0

=K0=11.写各逻辑方程式(1)输出方程(2)驱动方程J1

=K1=X

Q0nC11J1KC11J1K&1=1FF0FF1Q0XQ1ZCP1Q1n1J1K1Q0n1J1K

X

Q0nQ0n+1

=J0Q0n+K0Q0n=

1

Q0n+1

Q0n=Q0nQ1n+1

=J1Q1n+K1Q1nJ0K0J1K1代入

J0

=K0=1C11J1KC11J1K&1=1FF0FF1Q0XQ1ZCP1代入

J1

=K1=X

Q0n2.将驱动方程代入相应触发器的特性方程求状态方程=

(X)Q1n+(

X)Q1n=

(X)Q1n

+(

X)Q1n=

X

Q1n设电路初始状态为Q1nQ0n

=00，当X=0

时

当X=0

时，电路为2位二进制加法计数器。3.列状态表、画状态图和时序图输出方程:驱动方程：J1

=K1=X

Q0n状态方程：Q0n+1

=Q0n

Q1n+1=

X

Q1nZ=Q1nQ0n00100ZQ0n+1Q1n+1Q0nQ1n输出次态现态100100111011001状态表J0

=K0

=03.列状态表、画状态图和时序图输出方程:驱动方程：J1

=K1=X

Q0n状态方程：Q0n+1

=Q0n

Q1n+1=

X

Q1nZ

=Q1nQ0n设电路初始状态为Q1n

Q0n=00，当X=1时00110ZQ0n+1Q1n+1Q0nQ1n输出次态现态110110110010000

当X=1时，电路为二进制减法计数器。状态表J0

=K0

=0CPQ1Q0x/Z10Q0Q1000111000110110/00/00/00/1X=01/01/11/01/000111001X=112345678X00Y110110状态转换图和时序图该电路为同步二进制加/减计数器。Up-DownCounter4.逻辑功能分析

可控计数器

X=0二进制加法计数，Z进位信号

X=1二进制减法计数，Z借位信号解：☆本电路三级触发器有统一时钟CP，是同步时序电路，时钟方程可以不写。☆三级JK触发器是在CP下降沿动作。☆

电路输入信号CP，次态和输出只取决于存储器的初态，属于摩尔型时序电路。例：分析下图所示的时序电路。3）由电路图直接写出输出方程：一、由逻辑图写出电路的驱动方程、状态方程和输出方程得出电路状态方程：1）写出驱动方程，J-K的表达式。2）写出状态转移方程将驱动方程带入nnnQKQQJ23123==，二、功能描述1、状态表方法：由状态方程、输出方程求次态和输出偏离状态2、状态转换图001011010000110101111/0/0/0/0/0/1/1100/0/Z根据状态表或状态图，可画出在CP脉冲作用下电路的时序图。3、时序波形图001011010000110101111/0/0/0/0/0/1/1100/0CP123456Q31QZ2Q

时序图反映了时序电路在给定初始状态下,对给定输入序列的响应。画时序图的目的：时序图可以形象地说明时序电路的工作情况。便于和实验结果相比较。由状态转移表或状态转移图可以分析该电路的功能：在6个状态之间循环往复输出Z在每一循环结束时，输出一次1。4、功能分析：

电路对时钟信号进行计数。每经过6个时钟脉冲，电路输出一个脉冲。所以是具有自启动功能的6进制计数器，Z输出是进位脉冲。

有两个状态游离于循环之外，如果误入这两个状态可以自动返回主循环。（游离于主循环的状态称为偏离状态，进入任一偏离状态都可返回主循环时，称该电路具有自启动特点。）

在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器是一个周期性的时序电路，其状态图有一个闭合环，闭合环循环一次所需要的时钟脉冲的个数称为计数器的模值M。由n个触发器构成的计数器，其模值M一般应满足2n-1＜M≤2n。5.2计数器计数器有许多不同的类型：①按时钟控制方式来分，有异步、同步两大类；②按计数过程中数值的增减来分，有加法、减法、可逆计数器三类；③按模值来分，有二进制、十进值和任意进制计数器。计数器(Counter)用于累计输入时钟脉冲的个数，还常用于分频和进行数字运算。

计数器用于统计输入计数脉冲CP个数的电路。它主要由触发器组成。

计数器分类如下：按计数进制分按二进制数运算规律进行计数的电路按十进制数运算规律进行计数的电路二进制计数器十进制计数器任意进制计数器(又称N进制计数器)二进制和十进制以外的其它进制计数器计数器的作用与分类按计数增减分加法计数器

减法计数器

加/

减计数器(又称可逆计数器)随着计数脉冲的输入作递增计数的电路。随着计数脉冲的输入作递减计数的电路。

在加/减控制信号作用下，可递增计数、也可递减计数的电路。按计数器中触发器翻转是否与CP同步分异步计数器同步计数器

计数脉冲CP只加到部分触发器的时钟脉冲输入端上，而其它触发器的触发信号则由电路内部提供，应翻转的触发器状态更新有先有后的计数器。

计数脉冲CP同时加到所有触发器的时钟脉冲输入端上，使应翻转的触发器同时翻转的计数器。000811170116101500141103010210010000二进制加法计数器

计数规律举例二进制减法计数器

计数规律举例“000-1”不够减，需向相邻高位借“1”，借“1”后作运算“1000-1=111”。Q0Q1Q2计数器状态计数顺序Q0Q1Q2计数状态计数顺序0008100701061105001410130112111100008421码十进制加法计数器计数规律Q0Q1Q2Q3计数器状态计数顺序10019000181110701106101050010411003010021000100001000000

计数的最大数目称为计数器的“模”，用M

表示。

模也称为计数长度或计数容量。N进制

计数器计数规律举例

具有5个独立的状态，计满5个计数脉冲后，电路状态自动进入循环。故为五进制计数器。

五进制计数器也称模5计数器；十进制计数器则为模10计数器；3位二进制计数器为模8计数器。n

个触发器有2n

种输出，最多可实现模2n

计数。Q0Q1Q2计数状态计数顺序000500141103010210010000在多位二进制数的末尾上加1，末尾状态翻转。只有当第i位以下各位都为1时，第i位的状态才会改变

5.2.1异步计数器

一、异步二进制计数器1.异步二进制加法计数器图5.2.13位二进制异步计数器FF01DRC1Q0Q1Q2FF11DRC1FF21DRC1CPCRQ0Q1Q2Q31D1D1DC1CPQ0Q1Q2C1C1000811170116101500141103010210010000Q0Q1Q2计数器状态计数顺序表５.２.１３位二进制加法计数序列

1）依次输入脉冲时，计数状态按3

位二进制数递增规律变化。周期分别为计数脉冲的2倍、4倍、8倍。2）考虑触发器的传输延迟时间，对于n进制异步计数器来说，从一个计数器脉冲到来，到n个触发器翻转稳定，需要经历ntpd,下个脉冲必须ntpd后到来。所以计数脉冲最小周期T=ntpd。输入第7个脉冲时，输出111，当输入第8个脉冲时，输出返回初态000，且Q3

端输出进位信号下降沿。因此，该电路构成3

位二进制加法计数器。工作原理001CPQ0Q1Q2111fCP1/2fCP1/4fCP1/8fCPtpd2tpd3tpd

输入第1个计数脉冲时，计数器输出为001；输入第2个计数脉冲时，计数器输出为010。JK触发器组成的4位二进制加法计数器。FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRD6.3.1异步计数器

一、异步二进制计数器1.异步二进制加法计数器11J1K1J1K1J1K1J1KC1CPC1Q0C1Q1C1Q2

依次输入脉冲时，计数状态按

4位二进制数递增规律变化。00010010CPQ3Q0Q1Q2000011110000

输入第1个计数脉冲时，计数器输出为0001；输入第2个计数脉冲时，计数器输出为0010。输入第15个脉冲时，输出1111，当输入第16个脉冲时，输出返回初态0000，且Q3

端输出进位信号下降沿。因此，该电路构成4位二进制加法计数器。◆

工作原理

其工作原理与前述JK

触发器所构成的二进制计数器的相同。不同的是用CP

上升沿触发计数。FF01DRC1Q0Q1Q2Q3FF11DRC1FF21DRC1FF31DRC1CPRDQ0Q1Q2Q31D1D1D1DC1CPQ0Q1Q2C1C1C1与

JK

触发器一样，D

触发器也可组成二进制加法计数器。与

JK

触发器不同的是，

D

触发器用上升沿触发。知识拓展D触发器构成异步二进制加法计数器FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRD

由JK触发器构成的

4位异步二进制减法计数器Q0Q1Q2Q32.JK触发器组成的4位异步二进制减法计数器C1CP11J1K1J1K1J1K1J1KC1Q0Q1C1Q2C1只要将输出由Q改为Q，则加法计数器便改为减法计数器。

依次输入脉冲时，计数状态按

4位二进制数递减规律变化。11111110CPQ3Q0Q1Q2000000010000

输入第1个计数脉冲时，计数器输出为1111；输入第2个计数脉冲时，计数器输出为1110。输入第15个脉冲时，输出0001，当输入第16个脉冲时，输出返回初态0000。因此，该电路构成4位二进制减法计数器。◆

工作原理12101\2班00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序◆

4位二进制加法计数器状态表

在相同位数的计数器中，二进制计数器的计数容量最大。3位二进制计数器最大计数容量为23

=8，可计0~7八个数，加适当的反馈电路可构成8以内的任何进制计数器；4位二进制计数器最大计数容量为24=16，可计0~15十六个数，可构成16以内的任何进制的计数器，其余以此类推。因此，2n计数器是构成2n以内的任意进制计数器的基础，但也降低了有效状态的利用率。功能点评例5.2.1试分析如图所示的异步时序电路解：时钟方程:CP0=CP,负跳沿触发CP1=CP3=Q0，仅当Q0有1到0时，Q1,Q3改变状态

CP2=Q1，仅当Q1有1到0时，Q2改变状态驱动方程：Q0Q1Q0CP表5.2.2例5.2.1状态表(3)列状态表、画状态图和时序图闭合回路中的为“有效状态”闭合回路外的为“无效状态”（4）逻辑功能分析。由状态图和状态表看出。该计数器存在一个有效循坏共有10个不同的状态0000–1001，其余6个状态1010-1111为无效状态，所以电路在正常工作时是不可能进入无效状态的。此电路是一个十进制异步加法计算器，并具有自启动能力。通常，希望时序电路具有自启动能力。自启动能力：如果电路由于某种原因，如噪声信号或接通电源迫使电路进入无效状态时，在CP脉冲作用后，电路能自动回到有效循环。二、

异步

十进制加法计数器在计数脉冲CP作用下，计数器从0000开始计数。计数过程中，与非门输出高电平1，RD=1。当输入第十个计数脉冲CP时，计数器的状态为1010，这时，Q3和Q1同时为高电平1，与非门输出变为低电平0，即RD=0，使计数器立即回到初始的0000状态。从而实现了8421BCD码的十进制加法计数。此后，与非门输出高电平1，计数器又可开始新一轮计数。

上图是利用异步置0功能构成的十进制加法计数器。同样可利用异步置0功能构成N进制(又称任意进制)计数器，其方法是：在计数到N时，将计数器输出Q中为高电平1的信号通过反馈控制门产生置0信号，使计数器回到初始的0状态，从而实现N进制计数。如异步置0信号为低电平有效时，则反馈控制门采用与非门；如置0信号为高电平有效时，则反馈控制门采用与门。功能点评

将4位二进制计数器改为十四进制计数器。由于计到14时，计数器的输出状态为Q3Q2Q1Q0=1110，这时输出Q3Q2Q1均为高电平1。为得到低电平的置0信号，反馈控制门应采用与非门。因此，反馈归零函数RD=Q3Q2Q1

。对于同步二进制计数器，利用反馈归零法构成任意进制计数器同样适用。［例］利用异步置0功能构成十四进制计数器Q0Q1Q2Q374LS290M=5CP0M=2CP1CP0CP1Q0Q1Q2Q3R0AR0BS9AS9B12131384591011R0AR0BS9AS9B

三、集成异步计数器74LS290R0AR0B异步清零输入端

S9AS9B异步置

9输入端内含一个

1位二进制计数器和一个五进制计数器。M=2M=5二进制计数器的计数脉冲输入端，下降沿触发。

二进制计数器输出端五进制计数器的计数脉冲输入端，下降沿触发。

五进制计数器的输出端，从高位到低位依次为Q3、Q2、Q1。

74LS290的功能表10异步清零0000××1异步清零0000×01Q0Q1Q2Q3CP1S9AR0A

说明输出输入R0AS9A5421码十进制计数五进制计数二进制计数Q0和CP1相连0S9A·S9B=0R0A·R0B=01×01×1××CP0CP××××1×1010011001CP0Q0CPCPQ38421码十进制计数Q3和CP0相连异步置9异步置9××××(1)

异步置

0

功能：当

R0=R0A·R0B=1、S9=S9A·S9B=0

时，计数器异步清零。1.逻辑功能74LS290的功能表10异步清零0000××1异步清零0000×01Q0Q1Q2Q3CP1S9AR0A

说明输出输入R0AS9A5421码十进制计数五进制计数二进制计数Q0和CP1相连0S9A·S9B=0R0A·R0B=01×01×1××CP0CP××××1×1010011001CP0Q0CPCPQ38421码十进制计数Q3和CP0相连异步置9异步置9××××1.逻辑功能(2)

异步置

9功能：当

S9=S9A·S9B=1、R0=R0A·R0B=0

时，计数器异步置9。74LS290的功能表10异步清零0000××1异步清零0000×01Q0Q1Q2Q3CP1S9AR0A

说明输出输入R0AS9A5421码十进制计数五进制计数二进制计数Q0和CP1相连0S9A·S9B=0R0A·R0B=01×01×1××CP0CP××××1×1010011001CP0Q0CPCPQ38421码十进制计数Q3和CP0相连异步置9异步置91.逻辑功能(3)

计数功能：当

R0A·R0B=0

且S9A·S9B=0

时，74LS290处于计数工作状态。由于74LS290为高电平1置

0，因此，利用其异步置0

功能获得N

进制计数时，应取S9A＝S9B＝0，这样，在输入第N个计数脉冲CP时，将计数器输出Q3、Q2、Q1、Q0端中为高电平1的信号通过与门输出的高电平

1

加到异步置

0端R0A和R0B上，使计数器置0，从而实现N进制计数。2.利用异步置0

功能获得N进制（任意进制）计数器步

骤

用S1，S2，…，SN表示输入1，2，…，N个计数脉冲CP时计数器的状态。(1)

写出N进制计数器输出状态SN的二进制代码。(2)

写出反馈归零函数。根据SN写置0

端的逻辑表达式。(3)

画连线图。主要根据反馈归零函数画连线图。Q0Q1Q2Q374LS290CP0CP1R0AR0BS9AS9B

R0=Q2Q1(3)

画连线图计数输入输出使R0=R0A·R0B

=Q2Q1

读数的高低位依次为Q3Q2Q1Q0置9端S9A

、S9B

不用，应接地。[例]

试用

74LS290构成六进制计数器。(1)

写出S6

的二进制代码S6=0110解：(2)

写出反馈归零函数表达式应根据S6=0110

和74LS290的异步置0

功能写出。由于

R0=R0A·R0B高电平有效，因此，R0=R0A·R0B=Q2Q1。R0=Q2Q1Q0(3)

画连线图：将S9A和S9B接地。[例]

试用

74LS290构成七进制计数器。(1)

写出S7

的二进制代码S7=0111解：(2)

写出反馈归零函数表达式Q0Q1Q2Q374LS290CP0CP1R0AR0BS9AS9B计数输入&输出

两片“290”接成十进制加法计数器后级联，计数脉冲从个位片CP0

端输入。[例]

由两片74LS290级联组成一百进制异步加法计数器。Q0

Q1

Q2

Q3

74LS290

(十位)CP1CP0R0AR0BS9AS9BQ0Q1Q2Q374LS290

(个位)CP1CP0R0AR0BS9AS9B计数输入计数输出当输入第1~9个脉冲时，个位片计数；十位片的CP0

未出现CP脉冲下降沿，因而保持计数“0”状态不变。当输入第10个脉冲时，个位片返回“0”状态，其Q3

输出一个下降沿使十位片计数加“1”，因此，输出读数为Q3

Q2

Q1

Q0

Q3

Q2

Q1

Q0=00010000，即计数为“10”。[例]由两片74LS290级联组成一百进制异步加法计数器。Q0

Q1

Q2

Q3

74LS290

(十位)CP1CP0R0AR0BS9AS9BQ0Q1Q2Q374LS290

(个位)CP1CP0R0AR0BS9AS9B计数输入计数输出

当输入第11~19个脉冲时，仍由个位片计数，而十位片保持“1”不变；当输入第20个脉冲时，个位片返回“0”状态，其Q3

输出第二个下降沿使十位片计数“2”，即计数“20”。当输入第100个脉冲时，个位片和十位片同时返回到“0”状态，而由Q3

输出进位信号的下降沿。即计数100。依此类推。

综上所述，该电路构成一百进制异步加法计数器。同步与异步二进制加法计数器比较状态表和工作波形一样。电路结构不同：

异步二进制加法计数器的电路组成：将触发器接成计数触发器；最低位触发器用计数脉冲

CP触发，其他触发器用低位输出的下降沿（或上升沿）触发。

同步二进制加法计数器的电路组成：将触发器接成T触发器；各触发器都用计数脉冲

CP触发，最低位触发器的T

输入为

1，高位触发器的

T

输入为其低位各触发器输出信号相与，只有低位触发器输出都为1时，高位触发器的状态在CP脉冲作用下才会改变。6.3.2同步计数器

00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序根据状态表分析同步二进制加法计数规律Q0每输入一个CP，状态就翻转一次。

Q1在其低位Q0输出为1

时，来一个时钟CP状态就翻转一次，否则不变。

Q2在其低位Q0和Q1均为1

时，来一个时钟CP状态翻转一次，否则不变。

Q3在其低位Q0、Q1和Q2均为1

时，来一个时钟CP状态翻转一次，否则不变。1、同步二进制加法计数器

因此，应将各触发器接成

T

触发器；并接成T0=1，

T1=Q0n，

T2=Q1nQ0n，

T3=Q2nQ1nQ0n。即：最低位触发器

T输入为

1，其他触发器

T

输入为其低位Q输出信号相与。这样，各触发器当其低位输出信号均为1

时，来一个时钟CP状态就翻转一次，否则不变。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序10根据状态表分析同步二进制加法计数规律FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCORDRRRR计数开始前先清零CPC1C1C1C1

各触发器都用CP

触发1.同步二进制加法计数器一、同步二进制计数器FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCOCO=Q3nQ2nQ1nQ0nJ2

=K2=Q1nQ0nJ0

=K0=1J1

=K1=Q0n1.写方程式(1)

输出方程(2)

驱动方程J3

=K3=Q2n

Q1nQ0nFF01J1K1FF11J1KQ0nFF21J1KQ0nQ1n&&FF31J1KQ0nQ2n&&Q1n1.写方程式Q0n+1

=J0Q0n+K0Q0n=

1

Q0n+1

Q0n=Q0nQ1n+1

=J1Q1n+K1Q1nQ2n+1

=J2Q2n+K2Q2nJ0K0J1K1J2K2(3)

状态方程=

Q0nQ1n

+Q0n

Q1nQ3n+1

=J3Q3n+K3Q3n=

Q2n

Q1nQ0nQ3n+Q2nQ1nQ0n

Q3nJ3K3=

Q1nQ0nQ2n+Q1n

Q0n

Q2nFF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCO2.列状态转换真值表设电路初始状态为Q3Q2Q1Q0=0000，则0011010010100000010110110001COQ0n+1Q1n+1Q2n+1Q3n+1Q0nQ1n输出次态现态00010000100010100001001001000000111011100110100000Q2nQ3n0001011010005432计数脉冲序号019876001101001010001000010010010000001110111001101001011010111015141312

电路在输入第十六个计数脉冲CP

后，返回到初始的0000状态，同时进位输出端CO输出一个负跃变的进位信号。因此，该电路为十六进制加法计数器。2.同步二进制减法计数器00001610001501001411001300101210101101101011109000181001701016110150011410113011121111100000Q0Q1Q2Q3计数器状态计数顺序

由状态表可知，要实现4位二进制减法计数，必须在输入第一个减法计数脉冲时，电路的状态由0000变为1111。为此，将二进制加法计数器中触发器的输出信号由

Q端控制改为Q端控制，即可构成同步二进制减法计数器。5.2.2

同步计数器

一、同步计数器若触发器具备翻转条件，各触发器可同时翻转图5.2.13位二进制同步计数器分析：①驱动方程CPQ0Q1Q20001tpd

若设触发器初态为000，因为J0=K0=1，每来一个计数脉冲CP，最低位触发器FF0就翻转一次，其他位的触发器FFi仅在Ji=Ki=Qi-1Qi-2…Q0=1的条件下，在CP负跳沿到来时才翻转

例5.2.2试分析下图所示的时序电路解：1）写出各逻辑方程式，由于电路没有输入、输出变量，只写驱动方程。2)将驱动方程代入相应触发器的特性方程中，求出各触发器的状态方程。D0=Q1n

D1=Q2n

D2=Q0nQ2n+1=Q0nQ1n+1=Q2nQ0n+1=Q1n3）列出状态表和画状态图。3）列出状态表和画状态图。四位四位二进制数表示一位10进制8421BCDS0：00000000SM-1：01100100M个状态90：清零和置数：异步：不受时钟控制M+1个状态：SM：0110010100000000~011001014）逻辑功能分析。由状态图可知，此电路正常工作时，每经过留6个时钟脉冲作用后，电路状态循环一次，因此也称六进制计算器。有2个无效状态构成无效循坏。Q2nQ1nQ0n100110111011001000010101同步与异步二进制加法计数器比较状态表和工作波形一样。电路结构不同：

异步二进制加法计数器的构成方法：将触发器接成T´触发器；最低位触发器用计数脉冲

CP触发，其他触发器用低位输出的下降沿（或上升沿）触发。

同步二进制加法计数器的构成方法：将触发器接成

T触发器；各触发器都用计数脉冲

CP触发，最低位触发器的T

输入为

1，其他触发器的

T

输入为其低位各触发器输出信号相与。6.3.2同步计数器

在异步二进制计数器中，高位触发器只有接收到低位触发器送来的进位或借位信号时，状态才会翻转，各级触发器的状态是逐级更新的，完成一次计数的时间为各触发器翻转时间的和；而在同步二进制计数器中，各级触发器状态的更新是同时的，完成一次计数的时间为一个触发器的翻转时间，因此,同步计数器的计数速度比异步计数器快得多，使用更普遍。异步计数器只有在计数速度很低的情况下才采用。功能点评掌握同步时序逻辑电路的设计方法。主要要求：5.3

计数器的设计时序逻辑电路设计是时序电路分析的逆过程，即根据给定的逻辑功能要求，选择适当的逻辑器件，设计出符合要求的时序逻辑电路。用尽可能少的逻辑器件来实现符合设计要求的时序电路5.3.1用触发器设计同步计数器设计步骤：元件：触发器、门电路(1)分析电路要求，确定触发器的个数。设状态数为M，触发器的个数为n，则应满足：2n-1<M≤2n

(2)给计数器状态编码，画出编码后的状态图。编码方式是任意的。采用自然二进制对状态编码，编码中的每一位可由一个触发器的状态表示，编码完成画出编码后的状态图。

(3)选择触发器的种类，列出状态方程、驱动方程、输出方程和时钟方程。一般为选边沿JK触发器和D触发器，JK触发器功能齐全，D触发器使设计工作简单。求状态方程。将各触发器的状态用状态表(或卡诺图)表示，求出各触发器的次态方程，即电路的状态方程。

驱动方程。将状态方程与特性方程比较，得出驱动方程。求输出方程：输出信号的最简表达式求时钟方程：(4)画逻辑电路图并检查自启动能力00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序根据状态表分析同步二进制加法计数规律Q0每输入一个CP，状态就翻转一次。

Q1在其低位Q0输出为1

时，来一个时钟CP状态就翻转一次，否则不变。

Q2在其低位Q0和Q1均为1

时，来一个时钟CP状态翻转一次，否则不变。

Q3在其低位Q0、Q1和Q2均为1

时，来一个时钟CP状态翻转一次，否则不变。1、同步二进制加法计数器

因此，应将各触发器接成

T

触发器；并接成T0=1，

T1=Q0n，

T2=Q1nQ0n，

T3=Q2nQ1nQ0n。即：最低位触发器

T输入为

1，其他触发器

T

输入为其低位Q输出信号相与。这样，各触发器当其低位输出信号均为1

时，来一个时钟CP状态就翻转一次，否则不变。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序10根据状态表分析同步二进制加法计数规律FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCORDRRRR计数开始前先清零CPC1C1C1C1

各触发器都用CP

触发1.同步二进制加法计数器一、同步二进制计数器FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCOCO=Q3nQ2nQ1nQ0nJ2

=K2=Q1nQ0nJ0

=K0=1J1

=K1=Q0n1.写方程式(1)

输出方程(2)

驱动方程J3

=K3=Q2n

Q1nQ0nFF01J1K1FF11J1KQ0nFF21J1KQ0nQ1n&&FF31J1KQ0nQ2n&&Q1n1.写方程式Q0n+1

=J0Q0n+K0Q0n=

1

Q0n+1

Q0n=Q0nQ1n+1

=J1Q1n+K1Q1nQ2n+1

=J2Q2n+K2Q2nJ0K0J1K1J2K2(3)

状态方程=

Q0nQ1n

+Q0n

Q1nQ3n+1

=J3Q3n+K3Q3n=

Q2n

Q1n