计算机专业基础综合（计算机组成原理）模拟试卷12

计算机专业基础综合（计算机组成原

理）模拟试卷12

一、单选题（本题共13题，每题1.0分，共13分。）

1、设有主存一Cache层次的存储器，其主存容量1MB,Cache容量16KB,每字

块有8个字，每字32位，采用直接地址映像方式。若主存地址为35301H,且

CPU访问Cache命中，则该主存块在Cache的第（）字块中（Cache起始字块为第0

字块）。

A、152

B、153

C、154

D、151

标准答案：A

知识点解析：主存地址35301H对应的二进制为00110101001100000001,现在要

分析该地址中哪些位是Cache块内地址、主存字块标记和Cache字块地址。低位是

块内地址，每个字块8个字，一个块内有2$B（每字32位），所以低5位表示字块内

地址。主存字块标记为高6位（1MB4-16KB=64=26）,其余010011000即为Cache

字块地址，对应的十进制数为152。

2、双端口存储器在（）发生访问冲突。

A、左端口与右端口同时被访问的情况下

R、同时访问左端口与右端口的地址码不同的情况下

C、同时访问左端口与右端口的地址码相同的情况下

D、任何情况下都不

标准答案：C

知识点解析：此题考查双端口存储器的特性。

3、下列关于双端口存储器和交叉存储器的叙述中，正确的是（）。

A、双端口存储器两个端口使用同一组地址线、数据线和读写控制线，同时访诃同

一区间、同一单元。

B、双端口存储器当两个端口同时访问相同的地址码时必然会发生冲突

C、高位多体交叉存储器的设计依据了程序的局部性原理

D、高位四体交叉存储器可能在一个存储周期内连续访问四个模块

标准答案：D

知识点解析：双端口RAM的两个端口具有2组相互独立的地址线、数据线和读写

控制线，因此可以同时访问同一区间、同一单元，故选项A错误。当两个端口同

时对相同的单元进行读操作时，不会发生冲突，故选项B错误。高位多体交叉存

储器由于在单个存储器中字是连续存放的，所以不能保证程序的局部性原理；而低

位多体交叉存储器由于是交叉存放，所以能很好地满足程序的局部性原理，故选项

C错误。高位四体交叉存储器虽然不能满足程序的连续读取，但仍可能一次连续读

出彼此地址相差一个存储体容量的4个字，只是这样读的概率较小，故选项D正

确。

4、下列关于主存一体多字和多体交叉方案的叙述中，不正确的是（）。

A、主存一体多字使每个主存单元同时存储几个主存字，则每一次读操作就同时读

出几个主存字，大大提高了主存读出一个字的平均速度

B、多体交叉编址把主存储器分成几个能独立读写的、字长为多个主存字的主体

C、主存一体多字需要把每次读出的几个主存字保存在一个位数足够长的存储器中

D、多体交叉编址按读写需要情况，分别对每个存储体执行读写，几个存储体协同

运行，提高了存储体的读写速度

标准答案：B

知识点解析：主存一体多字的优点是：通过加宽每个主存单元的宽度，增加每个主

存单元所包括的数据位数，使每个主存单元同时存储几个主存字，则每一次读操作

就同时读出了几个主存字，使读出一个主存字的平均读出时间变为原来的几分之

一。缺点是：每次读出的几个主存字必须首先保存在一个位数足够长的存储器中，

等待通过数据总线分几次把它们传送走。因此，选项A、C是正确的。多体交叉

编址的优点是：把主存储器分成几个能独立读写的、字长为一个主存字的主体。由

此可知选项B是错误的。多体交叉编址按读写需要情况，分别对每个存储体执行

读写；通过合理的组织方式，使几个存储体协同运行，从而提供出比单个存储体更

高的（几倍）读写速度。

5、设存储器容量为32字，字长为64位。模块数m=4,采用低位交叉方式。存储

周期T=200ns,数据总线宽度为64位，总线传输周期匚50ns。该交叉存储器的带

宽是（）。

A、32xl07b/s

B、8xl07b/s

C、73xl07b/s

D、18xl07b/s

标准答案：C

知识点解析：低位交叉存储器连续读出4个字所需的时间为t=T+（m-l）xr=200

ns+3x50ns=35Ons=3.5x10%故带宽为w=64x4b/（3.5xl0-7s）=73xl07b/s

6、某机器采用四体低位交叉存储器，现分别执行下述操作：（1）读取6个连续地址

单元中存放的存储字，重复80次：（2）读取8个连续地址单元中存放的存储字，重

复60次。则（1）和（2）所花时间之比为（）。

A、1：I

B、2：1

C、4：3

D、3：4

标准答案：C

知识点解析：假设存储器的存取周期为T：(1)的情况下，连续读取6个存储字需时

T+(6-l)x(T/4)=2.25T,但存放连续字中第一个字的存储器需到3T时间后才能

进行下一轮读取，故⑴共需时3Tx(80—1)+2.25T=239.75T。(2)的情况同理，

轮读取需时T+(8—l)x(T/4)=2.75T,但开始下一轮读取需3T时间后，故(2)共需

时3Tx(60—1)+2.75T=179.75T。综合上述分析,⑴、(2)所花时间之比约为4：

3o

7、设n体交叉编址(低位交叉)存储器中每个体的存储字长等于数据总线宽度，每

个体存取一个字的存取周期为T,总线传输周期为3则T与t的关系以及读取地

址连续的n个字需要的时间分别是()。

A、T=t,T+nt

T=(n—l)t,T+nt

C、T=nt>T+nt

D^T=nt,T+(n—l)t

标准答案：D

知识点解析：此题考查n体交叉编址(低位交叉)存储器的性能分析。

8、实现虚拟存储器的关键是虚拟地址向实际地址的快速变换。为此，在处理器内

部设置一个特殊的Cache来记录最近使用页的页表项，以快速完成地址转换。不同

文献对这个特殊的Cache有不同的称呼。下列选项中，不属于这些称呼的是()。

A、转换旁视缓冲器(TLB)

B、转换后援缓冲器

C、快表

D、慢表

标准答案：D

知识点解析：不同文献对变换旁视缓冲器TLB有不同的称呼。

9、虚拟存储器不能解决的问题是()。

A、存储系统成本高

B、编程空间受限

C、访存速度慢

D、多道程序共享主存而引发的信息安全

标准答案：c

知识点器析：存储体系/存储层次解决的共性问题就是存储系统成本高。在此基础

上，虚拟存储器还解决“编程空间受限”和“多道程序共享主存而引发的信息安全”两

个问题，其中后一个问题是通过在地址变换增加地址检查功能来解决的。“访存速

度慢''属于Cache,而不是虚拟存储器解决的问题。

10.在页面尺寸为4KB的页式存储管理中，页表口的内容依次是2、5、6、8、

7、11,则物理地址32773对应的逻辑地址为（）。

A、32773

B、42773

C、12293

D、62773

标准答案：C

知识点解析：32773=32768+5=1000000000000000B+101B=100000000000

OlOlBo后12位为页内地址，前F位为页号。物理页号为8,对应逻辑页号为

3=HBo贝IJ逻辑地址二II000000000101B=3x4K+3=10240+2048+5=12288+5=12293

11、当缺页故障处理完毕后，处理器将（）。

A、重新执行引发缺页故障的指令

B、执行导致发生缺页故障的指令的下一条指令

C、重新开始执行发生缺页故障的指令所在的进程

D、终止执行发生缺页故障的指令所在的进程

标准答案：A

知识点解析：当处理器欲访问的页面对应的页表项中的“存在位''为0,即表示该页

面不在内存中，则处理器发出跳页故障信号。当处理器处理缺页故障后，将重新执

行引发缺页故障的指令。

12、页式存储管理系统不会出现（）。

A、抖动/颠簸

B、内零头（内碎片）

C、外零头（外碎片）

D、越界访问

标准答案：C

知识点解析：此题考查的知识点：抖动是页式存储管理特有的现象.因为页式存储

管理中指令或数据可能跨页存储；页式存储管理会出现内零头，段式存储管理会出

现外零头；任何一种存储管理都面临着越界访问的危险。

13、下列关于页式存储管理与段式存储管理的区别的论述中，正确的是（）。

A、页式存储管理更有利于存储保护

B、段式存储管理的存储空间利用率较高

C、在段式存储管理中，指令或数据不会跨段存储

D、段的尺寸要大于页的尺寸

标准答案：c

知识点解析：此题考查的知识点：段式存储管理更有利于存储保护；页式存储管理

的存储空间利用率较高。在段式存储管理中指令或数据不会跨段存储；段的尺寸可

大可小，而页的尺寸是固定的。

二、综合应用题（本题共“题，每题1.0分，共17

分。）

14、说明页表的组成与程序逻辑地址到内存物理地址的变换过程。快表是一定要有

的吗?说明快表内容的组成与读写原理

标准答案：页表由若干表项组成，每个虚页号对应页表中的一个表项，表项的内

容可以由如下部分组成：最重要的是一个虚页被分配在主存中的实际页号，还可能

包括页装入（有效）位、修改标记位、替换控制位、其他保护位等组成的控制位字

段。地址变换过程：用虚地址中的虚页号与页表基地址相加，求出对应该虚页的

页表表项在主存中的实际地址，从该表项的实页号字段取出实页号再拼上虚地址中

的页内地址，就得到读主存数据用的实际地址。为了解决当要读页内的某个存储

单元时，需读两次主存才能取得要读的数据的问题（读两次主存过程：首先要读一

次主存，通过查页表求出实存地址，然后再读一次主存），设立一个完全用快速硬

件实现的容量很小的快速页表，又称转换旁路缓冲器，用于存放在页表中使用最频

繁的、为数不多的那些表项的内容。快表主要有虚页号和实页号两项内容。经快

表实现的地址转换过程：用虚地址中的虚页号去与快表中虚页号字段的内容相比

较，与哪个表项中的虚页号相同，则可以取出该表项中的实页号，并与页内地址拼

接出主存实际地址。这一过程可以很快完成，类似于高速缓冲存储器的运行原理。

当在快表中找不到该虚页号时，就要到主存中经慢表找出该虚页号对应的实页号，

在得到一个主存实际地址的同时用该虚页号和实页号替换快表的一个表项的内容，

以反映这次操作的形势。

知识点解析：暂无解析

15、说明段表的组成与逻辑段地址到内存物理地址的变换。

标准答案：段表也是一个特定的段，通常被保存在主存中。段表由多个入口（表项）

组成，每个表项由三部分内容构成：段起始地址、段的长度、段的装入位。段起始

地址给出的是本段在主存中的起始地址，该起始地址加上段内地址就得到本段的一

个字在主存中的真正地址。段的长度用于主存使用的合法性检查，当出现段内地址

超过段的长度时，就是主存使用中的一个地址越界错误。段的装入位用于判断本段

是否已装入主存。地址转换过程，从概念上讲可以用如下办法完成：把逻辑地址

中的段号与段表基地址的内容相加，用相加之和作地址，找到段表的一个表项，检

查该表项中的装入位，其内容为1,表示该段已调入主存，从表项中取段的起始地

址与逻辑地址中的段内地址相加，就得到一个数据在主存中的实际地址。若表项的

装入位的值为0,表示该段尚未调入主存，则操作系统负责首先把该段从磁盘装入

主存，并相应修改段表中的该表项内容，之后才可以完成地址转换过程。

知识点解析：暂无解析

CPU执行一段程序时，Cache完成存取的次数为5000次，主存完成存取的次数为

200次。已知Cache存取周期为40ns,主存储取周期为160ns。求：

16、Cache的命中率H。

标准答案：命中率H=Nc/（Nc+Nm）=5000汽5000+200）=5000:5200=0.96

知识点解析：暂无解析

17、Cache一主存系统的访问效率e。

标准答案：主存慢于Cache的倍率：R=Tni/Tc=160ns-?40ns=4访问效率:

e=14-[r+(l—r)H]=l-?[4+(l—4)x0.96]=89.3%

知识点解析：暂无解析

18、平均访问时间Ta。

标准答案：平均访问时间：Ta=Tc/e=40-0.893=45ns

知识点解析：暂无解析

用快表(页表)的虚实地址转换条件，快表放在相联存储器中，其容量为8个存储单

元，问：

19、当CPU按虚地址1去访问主存时主存的实地址码是多少？

标准答案：用虚拟地址为1的页号15作为快表检索项，查得页号为15的页在主存

中的起始地址为80000,故将80000与虚拟地址中的页内地址码0324相加，求得

主存实地址码为80324o

知识点解析：暂无解析

20、当CPU按虚地址2去访问主存时主存的实地址码是多少？

标准答案：主存实地址码=96000+0128=96128。

知识点解析：暂无解析

21、当CPU按虚地址3去访问主存时主存的实地址码是多少?

外母该倒在主存中的思始地址

3342000

2538000

796000

660000

440000

1580000

550000

3070000

虚拟堆址页号页内地址

2

3

标准答案：虚拟地址3的页号为48,当用48作检索项在快表中检索时，没有检索

到页号为48的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程

序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页

面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存中的起

始地址写入快表。

知识点解析：暂无解析

假设CPU执行某段程序时，950次从Cache得到数据，50次从主存得到数据，已

知Cache存取周期为50ns,主存存取周期为200ns（设每次访问时，Cache访问与

主存访问并发进行，如Cache命中则中断主存的访问）。求：

22、Cache的命中率。

标准答案：Cache未命中情况下才需要从主存取数据，故Cache的命中率;Cache命

中次数XCache命中次数+Cache木命中次数）=950+（95。+5。）=0.95

知识点解析：暂无解析

23、平均访问时间。

标准答案：平均访问时间=（950x50ns+50x200ns户1000=57.5ns

知识点解析：暂无解析

24、Cache一主存系统的效率。

标准答案：Cache一主存系统的效率=Cache存取周期/平均访问时间

=50+57.5x100%=87.0%

知识点解析：暂无解析

已知某8位机的主存采用半导体存储器，地址码为18位，若使用4KX4位RAM芯

片组成该机所允许的最大主存空间，并选用模块条的形式，问：

25、若每个模块条为32Kx8位，共需几个模块条？

标准答案：由于主存地址码给定18位，所以最大存储空间为2^8=256KB,主存的

最大容量为256KB。现每个模块条的存储容量为32KB,所以主存共需256

KB+32KB=8块板。

知识点解析：暂无解析

26、每个模块内共有多少片RAM芯片？

标准答案：每个模块条的存储容量为32KB,现使用4Kx4位的RAM芯片拼成

4Kx8位（共8组），用地址码的低12位（Ao〜Au）直接接到芯片地址输入端，然后用

地址的高3位（A14—Ai》通过3线一8线译码器输出，分别接到8组芯片的选片

端。共有8x2=16个RAM。

知识点解析：暂无解析

27、主存共需多少RAM芯片?CPU如何选择各模块条？

标准答案：据前面所得，共需8个模块条，每个模块条上有16片芯片，故主存共

需8x16=128片RAM芯片。

知识点解析：暂无解析

设某机中，CPU的地址总线为A15〜Ao，数据总线为D7〜Do（Ao、Do为最低位）。

存储器地址空间为3000H〜67FFH。其中3000H〜4FFFH为ROM区，选用4Kx2

的ROM芯片•；5000H〜67FFH为RAM区，选用2Kx4的SRAM芯片。请问：

28、组成该存储器需要多少片ROM芯片和SRAM芯片？

标准答案：已知数据总线为8位，ROM区为3000H〜4FFFFH,故ROM的容量为

8Kx8b；ROM芯片数=