《一个低压低功耗运算放大器的设计与仿真研究》11000字

一个低压低功耗运算放大器的设计与仿真研究目录TOC\o"1-2"\h\u19981低压低功耗运算放大器的设计与仿真研究 112004摘要 13001第1章绪论 2203211.1概况 2116181.2研究现状 2128331.3课题设计任务和要求 4149961.4论文结构 417498第2章运算放大器的设计基础 5184562.1运算放大器的结构 5313262.2MOS器件物理基础 623032.3MOS管的大信号模型 748492.4运算放大器的特点 98461第3章低压低功耗模拟集成电路设计简介 12190913.1低功耗模拟集成电路设计技术 1229163.2本章小结 159717第4章低功耗运算放大器的设计 16162904.1设计指标 16299964.2设计电路整体结构 16206844.3本章小结 2223743第5章低功耗运算放大器的仿真 23258585.1直流分析（DC） 2361445.1.3运算放大器输出共模电压范围的仿真 2579075.2交流分析（AC） 26248565.3瞬态分析 29129395.4运放的功耗分析 30245575.5结果汇总 3129893结论 326319参考文献 33摘要近年来，随着便携式设备的应用范围日益广泛，人们对电子产品的低功耗要求越来越高，相应的低功耗模拟集成电路设计成为了研究的热点。而运算放大器作为集成电路中最基本模块单元，实现它的低功耗设计具有极其重要的意义。本文在总结了国内外低功耗运算放大器的发展情况和面临的问题，在此基础上采用无锡华润上华CSMC0.6μm的工艺设计了一个低压低功耗的运算放大器。该运算放大器输入级采用的是PMOS差分输入对结构，输出级采用的是AB类轨对轨输出级。利用cadencespectra仿真结果表明：在5V的单电源电压的情况下，运算放大器开环增益达到64.2dB，相位裕度为60°，单位增益带宽为18M，电源抑制比为101.7dB，共模抑制比为128.8dB，静态功耗仅为145.95μW。关键词：低功耗，模拟集成电路，运算放大器，CMOS第1章绪论1.1概况运算放大器，简称为opamp或是“运放”，是模拟电路中如电压比较、A/D转换、D/A转换、开关电路等电路的基础元件[1]。根据不同的应用需求，运算放大器被分为通用型，高速型，低功耗型等几类。通用型就是以通用为目的研发设计的，它的应用范围也是最广泛的；高速型的转换速率较高、频率响应宽，在通讯设备、视频系统等产品领域多有应用；低功耗型由于可低压供电，低功率消耗的特点，广泛应用于移动式通信工具等以电池供电设备[2]。1.2研究现状1.2.1研究背景及意义近年来，便携式移动电子产品在如今生活中的广泛使用，便携式电子设备随处可见，其集成电路的发展功不可没，人类将上亿种元器件镶嵌进一块小小的硅板上，造出了各种灵活的电子设备，通过这些电子设备人类在上至九天揽月，下至五洋捉鳖的领域内创造了无数奇迹。而在集成电路中，运算放大电路作为其中重要的一环，它的性能强度也起到至关重要的作用。低功耗技术已经成为模拟集成电路产业发展的富有标志性的体现之一[3]。如今，用户对低耗能电子产品的需求也对集成电路产业向低压低功耗方向发展产生加速作用[4-5]。但是，依照摩尔定律的发展，晶体管的特征尺寸已经不断缩小到了能接受的半导体载流子极限，能承受的击穿电压也在逐渐下降[6-7]。当前国际科研机构中心的研究热点之一就是对低压低功耗的半导体集成电路的设计[8]。1.2.2国内外的发展情况集成电路技术早在上世纪60年代初时就已经开始有发展的迹象了，但直到几十年后Robert.J.Wilde设计出了第一块运放uA709，集成运算放大器这时才算真正走进大众的视野里，并迅速发展[9]。在设计集成电路中，人们往往根据一些实际需要希望运算放大器能够实现某些理想的性能指标参数[10]。1998年，BlalockBJ采用200nm技术设计了一款低压运算放大器。其利用大容量驱动和电平转移方法，最终使得晶体管的阈值电压为0.8V，其增益为49dB，带宽达1.3MHz，功耗仅有300μW[11]。2004年，PimentaTC提出了一种具有米勒拓扑结构得轨到轨CMOS运算放大器。该电路主要应用在超低功耗，超低压和高时间常数的方面上，并且可还用于小型电池供电的设备[12]。2005年，IvanPadilla设计了采用互补翻转差分对结构的运算放大器。其轨至轨互补输入级的最低电压供应要求用两个漏极源极饱和电压来降低，并同时获得恒定的跨导增益和高CMRR和PSRR[13]。2008年，ChowHC提出消除常规的死区问题的方法：采用电流驱动体技术来降低输入设备的阈值电压，实现在1V的电压下达到71dB的增益和100dB的CMRR[14]。2009年，曲光阳等人提出了一种只有极低功耗的采用轨到轨技术输出的AB类运算放大器。该电路输出级的静态电流仅有8.5μA，实现了良好的低功耗性能[15]。2010年，KargaranE提出了一种无缓冲两级CMOS运算放大器，该电路带宽为236MHz，相位裕度为81.3°，功耗约为50μW[16]。2011年，LeeB提出了一种低电源电压轨到轨输入级的技术。仅多加了一个用于电平转换的二极管连接的NMOS晶体管在该结构中，其平均功耗为113.126μW[17]。2016年，QinZ提出了一种具有新型交叉耦合输出级轨到轨运算放大器。这种结构增加了运放输出级中MOS管的跨导，从而提高了运放的增益效果，在外接0.5V的电压下，总功耗仅为70nW[18]。2018年，FarA采用动态增加偏置电流和转换速率的方法设计出一款运算放大器。在极低工作电流的条件下，实现98dB的增益、115dB的PSRR，且功耗极低仅有86nW[19]。1.3课题设计任务和要求本次毕业设计主要任务为：首先学习并了解运算放大器的基本元器件组成、不同的电路基础结构、基本性能参数和设计方法等，再对低压低功耗运算放大器设计的各种方法研究分析，在严谨的参考了国内外各种论文文献的基础上，形成一个系统低压低功耗运算放大器的设计综述，并采用CSMC0.6μmCMOS工艺设计一个低压低功耗运算放大器，其主要的内容包括如下：1.收集国内外相关低压低功耗运放的文献，进行研究分析；2.对所收集到的文献资料中所应用到的各种低压低功耗运算放大器的方法进行总结综述；3.结合国内外近年来设计低压低功耗运算放大器的各种方法，基于CSMC0.6μmCMOS工艺设计出一个低压低功耗运算放大器；4.对所设计的运算放大器进行直流、交流、瞬态仿真分析，并进行反复调试以获得最佳性能；1.4论文结构第1章是绪论。简要介绍了低功耗运算放大器的概念、课题研究背景、国内外发展情况、课题设计任务和要求、及论文主要结构。第2章是主要简介了设计运算放大器的必要知识储备。简要介绍了运算放大器内部的基础结构、MOS物理基础以及大信号模型，和运放的特点与主要技术指标。第3章是低压低功耗运算放大器电路的设计简介。简要介绍了低功耗模拟集成电路设计技术，即对国内外降低功耗的方法与电路进行综述。第4章是基于第3章给出的电路结构单元，设计出了一种低功耗运算放大器结构，定下实现指标，并计算了结构中的器件参数。第5章利用cadenceSpectra对所设计的电路进行仿真，分析了运放的直流、交流以及瞬态特性，调试后所得出的仿真结果与性能要求基本吻合。结论部分则对本文的设计进行一些总结。第2章运算放大器的设计基础2.1运算放大器的结构常见运算放大器的组成结构如图2-1所示，主要组成部分有输入级、输出级、中间放大级、偏置电路和补偿电路，是通过耦合形成的放大电路，它具有高增益的特性[20]。输入级：一般为一个差分型放大器，主要用来放大输入信号，提高整个电路的电路性能。其输入级有两个端口。中间放大级：也叫做增益级，主要是提高最终输出的电压。其结构由多级放大电路组成，运放的增益主要由这部分提供[21]。输出级：一般由电压或互补电压跟随器组成，要让输出级有较低的阻抗，能驱动后级电路，使电压波动输出的值尽量接近电源电压的输入值，并维持稳定的电流输出。偏置电路：提供合适的偏置电流、偏置电压给运放的各个电路。补偿电路：运放在大多数情况下被设计成负反馈的结构，加上辅助电路让整个电路保持稳定，以使闭环电路趋于稳定。图2-1常用的运算放大器的内部组成框图运算放大器的符号如图2-2所示，在理想情况下，输出电压V的表达式为: （2-1）为开环增益，和是输入电压。图2-2运算放大器的符号2.2MOS器件物理基础CMOS器件由NMOS管和PMOS管两个器件组成，是模拟集成电路的核心。本节以NOMS器件为例，对MOS器件的结构性能进行具体的分析介绍。2.2.1MOSFET的结构图2-3为NMOS的器件结构，最底层为P型掺杂的衬底（Substrate），最顶部为高掺杂多晶硅作为的栅极，两边分别是有N+型掺杂区的源区(Source)和漏区（Drain），栅极和衬底之间有一薄栅氧化层(Metal-Oxide-Silicon)。MOSFET最主要的参数为长宽比，其中长度L指的是源漏之间的距离，而宽度W为与L垂直的栅线长度。图2-3NMOS结构图[22]2.2.2MOSFET的符号不管是NMOS管还是PMOS管，都有四个端口：源极S、漏极D、栅极G以及衬底B，属于四端元件。如图2-4所示为两种MOS晶体管的电路符号。图2-4MOSFET符号2.3MOS管的大信号模型如图2-5所示为传统NMOS管的输出曲线，可以将工作状态分为三个工作状态区：图2-5NMOS管输出特性[23]（1）截止区 （2-1）如果满足上式条件时，则此时工作在开路的状态，即MOS管内的可导电通道没有形成，源-漏电源表达式为： =0 （2-2）（2）饱和区 （2-3）如果满足上式条件时，则MOS管沟道被夹断，工作在饱和区，此时相对恒定，其V-I特性如下式： （2-4）（3）线性区 （2-5）如果满足上式条件时，则称器件工作在线性区。此时的V-I特性如下式： （2-6）2.4运算放大器的特点2.4.1运算放大器的模型运算放大器的符号如图2-6所示。运算放大器一般具有一个输出端和两个输入端。在两个输入端中，一个与输出端成反向关系为反相输入端，另一个为同向关系为同相输入端[24]。图26运算放大器的符号2.4.2运算放大器的主要技术指标运算放大器的主要技术指标介绍如下：1.增益开环增益决定了使用该运算放大器的反馈电路的精确度。开环增益是指无外加反馈时的增益，一般用以dB为单位的对数表示。开环增益在理想情况下的是无穷大的，但实际通常在100dB左右。2.大信号带宽（全功率带宽BWP）当连接运算放大器跟随器时，输入大的正弦信号，在额定负载和某些失真条件下，信号的频率对应于运算放大器输出电压的最大振幅。3.小信号带宽（开环带宽BW）一般规定开环增益下降3dB（或直流增益的0.707倍）时所对应的信号频率为小信号带宽，也称带宽[25]。4.线性线性度表示输入输出电压之间的呈线性的关系。一个运算放大器如果所有的CMOS器件都工作在饱和区域，那么小信号增益将接近一个常数，在这一点上，输入和输出呈现线性关系。但很多时候电路中的管子会处于线性区或截至区，那么，输出电压很可能就会失真，此时可以采取差动输入以及负反馈等措施解决这以问题[25]。5.输出摆幅大多数使用运算放大器的系统需要一个大的电压摆幅以适应大信号的应用。对大输出摆幅的要求导致相当频繁地使用全差分运算放大器，它产生的互补输出的有效振幅是单端输出的两倍。6.转换速率（SR）转换速率是一个反映运算放大器处理大信号或高频信号能力的参数。由于电路中主电容的充放电电流太小，大信号的速度可能会受到转换率的限制。此外，转换放大器的输出会出现失真现象是由于输入输出关系是否为线性的关系导致的。7.共模抑制比（CMRR）用于抑制输入的共模电压，其定义为差分电压增益和共模电压增益之比，即AD/AC。共模电压增益为： （2-2）差分电压增益为： （2-3）8.电源电压抑制比（PSRR）当电源电压因噪声或其他信号干扰而波动时，它相当于运算放大器的一个输入，并在输出端产生一个相应的信号。电源抑制比（PSRR）是正常运算放大器的增益与电源波动引起的增益的比率。很明显，PSRR越大，电源对电路的影响就越小。通常，我们把对电源和对地的抑制比分别称为PSRR+和PSRR-，并分别计算[26]。9.输出电阻实际一个放大器带有输出缓冲器时输出电阻约为0.1-5KΩ，而不是零；没有输出缓冲级时的输出电阻要高得多，这增加了连接到输出端电容器的充放电时间，这意味着运算放大器的速度和最大信号频率将被降低。10.失调运算放大器在实际应用中，由于各种因素，当输入零信号时，会使输出电流水平不在规定值范围内，在输入端再补偿一个电压VOS，就可以使输出水平恢复到规定值。这个补偿电压就是失调电压。当运算放大器的输入电平处于指定值时，失调电流IOS为进入运放两个输入端电流的差值。运放一般都设计有输入补偿电路以降低失调电压和失调电流[27]。11.噪声实际上CMOS元件不同于理想状态时，由于其自身的结构问题、工艺技术偏差等条件会产生一定的噪声。运算放大器的主要是产生热噪声和1/f噪声。1/f噪声主要在低频范围内起作用，热噪声主要而在高频范围内起作用。

第3章低压低功耗模拟集成电路设计简介低压低功耗是模拟继承电路的发展趋势。随着现代生活中便携式设备的普及，低压低功耗运放被广泛使用。低压低功耗运算放大器不仅消耗较少的电源电流，而且只需要较低的电源电压，特别适应于现代低电压。降低运算放大器功耗的方法有很多，本章主要对降低运算放大器功耗的各种方法进行简单的分析研究。3.1低功耗模拟集成电路设计技术当今可以从两个方面对集成电路进行改良设计，一个是工艺改进，另一个是电路结构优化。低电压工作下，其性能的缺陷可以用先进的工艺来减少芯片和封装电容或用优化电路设计来弥补。目前关注的热点实现低压低功耗的发展是从电路结构上进行改进优化来达成，目前，比较主流先进的电路优化技术有亚阈值电路技术、轨至轨技术、衬底驱动技术、电平移位电路、自举共源共栅电路和电流模式电路。3.1.1亚阈值电路技术在传统设计中，对于模拟集成电路来说，当MOS管工作在强反区时会消耗更多的功率，所以设计过程需要尽量使MOS管工作在弱反区，以降低电路的功耗[28]。亚阈值技术的优点在：MOS管工作在亚阈值区时有着较低的电流，可以采用较小的电源电压，可以直接使用各种便携式设备的电池供电，并且，它对各种要求低电压、低功耗的场合有着重要意义；但缺点也很明显：在一定的功耗下，由于各种原因，增益会降低，工作在亚阈值区的MOS管通常比工作在强反区的MOS管需要更大的面积，这对器件的高频特性有很大影响。3.1.2电平移位电路常见的电平移位的电流镜结构如图3-1所示，其输入电压是而不是传统的。在这种结构中，将一个连接在输入级和栅极之间的BJT发射极跟随器作为一个电平转移器，从而降低输入电压要求。图3-1电平移位电路3.1.3自举共源共栅电路随着电源电压的降低，功耗得到了一定程度的改善，但带来了明显的问题，电路的增益明显不足，此时可以引入了一种共源共栅电路的高阻电流镜，在低电压状态下也能保持高增益。传统的共源共栅结构如图3-2（a）所示，这种结构很难在低电压的情况下运行，并且这种结构的输出摆幅很小；而自举共源共栅电路结构可以解决这一问题，其电路结构如图3-2(b)所示，自举共源共栅电路把M2、M3的栅极相连接，那么，M2、M3可以看作是一个复合MOS管，设M3的W／L与M2的W／L之比为n，当n>>1时，M2与M3组成的复合MOS管的输出跨导约等于M2的跨导，又因为M2的宽长比和跨导小，所以这个结构中复合MOS管能获得较大的增益。此外，M3的W／L较大，从而输出压降主要降在M2上。根据以上描述，可以知道，自举共源共栅结构既具有传统共源共栅结构的高输出阻抗和高增益的特点，又克服了传统共源共栅结构的高电压和低输出摆幅的缺点，这种结构对于低功耗运算放大器的设计具有重要意义。图3-2两种共源共栅电流镜3.1.4轨对轨技术随着电源电压的降低，共模输入范围以及动态输出范围都会大大减小，这使得基本的Rail-to-rail输入结构变得非常重要。如图3-3所示，由一个NMOS差分对和一个PMOS差分对并联而成的Rail-to-rail输入结构。将这两个MOS管并联起来形成轨对轨结构时，它的共模输入范围就变得更大了，所以，如果采用了这个结构，那么设计的运放就有着更大的共模输入范围。图3-3基本的Rail-to-rail输入结构3.1.5衬底驱动技术通过降低阈值电压的方法也是减少电路功耗的一个重要方法。目前，降低阈值电压的主要技术有衬底驱动技术以及浮栅技术，衬底驱动技术如图3-4所示。根据公式，调节衬底驱动MOS管的衬底和源级之间的电压VBS，就可以调节阈值电压。图3-4衬底偏置的NMOS横截面3.1.6电流模式电路早在以前是比较流行电压模式的，但由于当今各种技术的发展，暴露出很多电压模式电路的缺陷。而且随着对以电流为信号变量的电路的技术增强，电流模式电路的优势也逐渐凸显出来。首先，在低电源电压下能够实现CMOS电路的低功耗性能，其电流模式电路通常能够在较低的电压下正常工作，因而功耗得以减小。其次，它具有高速度和宽带宽，在电流模式电路中极间的电压波动很小，电阻-电容（阻容）时间常数小，晶体管的可以被工作频率达到。最后是电流模式电路有利于基于电流的信号操作[29]。3.2本章小结本章主要并且介绍了国内外在设计低功耗运算放大器时所采用的几种降低电路功耗的方法以及结构，对各种方法以及结构的优缺点进行了一定的分析和总结。

第4章低功耗运算放大器的设计根据运算放大器几个主要组成部分，可以将本次设计用各个不同的部分为单元组成设计出一个完整的低压低功耗运算放大器。4.1设计指标本次设计的低压低功耗运算放大器因为要求实现低压低功耗的设计，为了保持参数和技术指标的要求，将平衡各器件参数的关系。以下为本文设计运算放大器指标：表4-1技术指标要求运放参数仿真要求电源电压5V输入失调电压≤3mV输入共模范围≥3V输出电压摆幅≥3V开环增益≥60dB单位增益带宽≥1M相位裕度60CMRR≥70dBPSRR≥65dB建立时间≤5μs摆率SR≥1V/μs静态功耗200μW4.2设计电路整体结构本次毕业设计中，所设计的运算放大器的整体结构如图4-1所示，下面是低功耗运算放大器的整体分析：4.2.1设计电路整体结构图4-1运算放大器的整体图电路的各部分功能简介如下：M1、M2、M3、M4、M5组成差分输入级，组成第一级的增益电路。M6、M7、M8、M9、M10、M11组成一个简单的偏置电路，为运放的其它部分提供偏置电压，使它们工作在所需的静态工作状态。M12、M13组成一个源跟随器，用来传输一部分的输入电压。M14、M15、M16、M17、M18是一个电平移位电路，为推挽输出级提供输入信号。M19、M20组成了所设计运放的输出级，它是一个推挽输出级电路。R4、C组成了所设计运放的补偿电路。4.2.2运算放大器的设计分析因为PMOS差分输入对较NMOS差分输入对能够有效的降低衬底偏置效应的影响，使输入级有着较大的输入阻抗以及较大的共模输入范围，所以输入级是一个PMOS差分输入对。如图4-1所示，M1、M2耦合形成PMOS差分输入级，其有源负载由M3、M4组成的镜像电流源来充当，R1、R2两个电阻与电流源相连，用来调整通过M1、M2、M3、M4的静态工作点。M6、M7、M8、M9、M10、M11、R5构成了运放的偏置电路，其中M6、M7、M8、M9组成了一个封闭回路结构中的两个电流镜，由于电阻的作用，两个支路的电流会达到一个平衡值并且两个支路电流大小相等。通过调节电阻R5让偏置电路的一部分管子处于亚阈值区使电路消耗更少的功耗，本次设计中，M8、M9处于亚阈值区。根据亚阈值区的电流公式，我们可以得到一个不受电源电压影响的基准源。M12、M13组成一个源跟随器，它充当着一个缓冲器，对后面一级的电路进行隔离，以防止后级电路影响输入级，另一方面，它还有着转移电平的功能，将输入级左端的输出信号向后级转移，为电平移位电路提供偏置电压。M14、M15、M16、M17、M18是一个电平移位电路，它与输出级结合，能够明显降低对输入信号电平的要求，使得电路能够正常的工作。对于低功耗运算放大器，M19、M20组成所设计运放的输出级显得非常的重要，本文所采用的输出级是推挽输出级，它能够增大电路的输出摆幅，避免交越失真，并且能有效的提高电路的效率。通过对电路中参数和电阻大小的调节，能够使输出级在一个很小的电流下工作，极大程度降低了电路的功耗。本文选择的补偿电路是最简单的RC补偿电路，由R4、C组成。4.2.3运算放大器的电路参数计算首先，根据所用工艺库的参数得出几个常用的管子参数：NMOS管：VTHN=0.728V,μnCox=11.8×10-5A/V2。PMOS管：VTHP=-1.02V，μpCox=5.09×10-5A/V2。对于参数的计算，从性能指标的功耗开始，及先对运放的电流进行分配。电源电压为5V，功耗W100μW，预期将电路的功耗做到25μW，那么，电路的整体静态电流为5μA，为了电路能获得更好的性能，将给予电路输入级以及输出级较大的电流。分配2μA给输入级，2μA给基准电流源和电平转移电路各一半，1μA给输出级。根据性能指标，电路的相位裕度要为60°，就需要CC>0.22CL，先设负载电容10PF，那么取CC=3PF。根据运放的另一个性能指标摆率可以确定运放PMOS差分对的总电流大小I，根据公式，指标中SR>0.8V/μs，那么，可以假定SR=1V/μs，可以得到PMOS差分对的总电流，比上述段所分配电流略大，那么，可以稍微降低补偿电容，将补偿电容CC减小为2.5PF，另外，降低对摆率的要求，使之变为0.8V/μs，刚好与所要求的性能完全符合。通过对电路极点的补偿分析，我们可以得到补偿电容CC以及单位增益带宽GB与输入级跨导gm的关系： （4-1）所以，我们可以得到输入晶体管M1、M2的跨导： （4-2）根据公式（2-6），可以得到输入晶体管M1、M2的宽长比 （4-3）初步将输入晶体管M1、M2的宽长比设为36。根据运放的指标共模输入电压大于3V，且电源电压等于5V，那么，可以取在0.5V~4.5V范围内取得运放的输入共模值。再通过输入共模范围的最小值Vin.min来确定M3、M4的宽长比。假设运放工作时，这些管子工作在饱和区，则Vin.min为： （4-4）根据模型参数以及性能指标要求，|VTH3.max|=1.1V，|VTH1.min|=0.6V，Vin.min=0.5V，从而可以将M3、M4的宽长比设为9。 （4-5）与上面一步类似，可以将M5宽长比设为12。此外，在运放静态工作时，由于输出级中的M20与M3的栅源电压相等，并且预设通过它们的电流都是1μA，那么，可以取M20的宽长比也为9。所设计运放的输出级是一个AB类输出级，输出小信号由上下两个管子MOS管分别驱动的，为了输出不太失真的信号，必须使运放上下两个部分的小信号跨导相等，即： （4-6）其中， （4-7） （4-8）根据式（4-6）（4-7）（4-8），可以得出几个管子参数以及R3之间的一个关系 （4-9）前面的分析中，确定了输出级管子M20的宽长比为9，通过M19、M20的电流为1μA，根据MOS管饱和区的源漏电流公式，可以得到： （4-10）其中， （4-11）在电平移位电路中，通过管子M15的源漏电流为： （4-12）在AB类输出级的电路中，可以得到电路的输出电压摆幅为： （4-13）得到： （4-14） （4-15）根据指标，可以设定输出源漏的驱动电压为600μA。综合以上的几个式子，以及几对管子的电流镜原理，把M13和M16的宽长比取为5，M14和M15的宽长比为8，M17和M18的宽长比为4，M19的宽长比为15，R3的阻值为100K。到此为止，MOS管的宽长比以及少数几个电阻值还未确定，接下来，根据其他的一些性能指标要求可以大概的确定这些参数的值。在本文设计的基准电流源中，流过MOS管M18的源漏电流可以表示为： （4-16）其中，Vt为热电压，β为MOS管的宽长比，根据后级电路对电流的要求以及基准电流源所分配的电压，我们可以把M6、M7、M8、M9、M10、M11、M12的宽长比分别取为3、3、5、3、2、3和2，R5取为160K。至此，运放的管子参数的手工计算完成，但是，这些管子的尺寸只是一个极不准确的值，仍需结合后面章节的仿真结果不断的对电路中管子参数进行调整，必要时候可以使用扫描参数使得所设计的运放的性能取得最优化。4.3本章小结本章设计了一个低压低功耗的运算放大器结构。根据所需的性能规格和所使用的模型参数，初步确定所设计结构中每个器件的尺寸，以便所设计的运算放大器中的器件能够大致处于它们最佳性能所要工作的区域。

第5章低功耗运算放大器的仿真用Cadence设计运算放大器时，在确定好了技术指标和工艺参数的前提下，需要进一步对运放的各项性能指标进行不断地仿真，来验证设计的电路能满足提出的各项指标，并对运放电路进行调试优化。本次设计通过cadenceSpectra对所设计的电路进行仿真，用的工艺模型是CSMC0.6μm工艺。5.1直流分析（DC）5.1.1运算放大器直流传输特性的仿真如图5-1所示，运放的电源取5V，反相端电压给2.5V，并将运放接成开环结构，同相端输入设Vin进行扫描，负载CL和RL分别为10PF和1MΩ，得到运放的结果如图5-2所示。图5-1直流传输特性仿真图图5-2运算放大器的直流传输特性传输曲线线性区很窄时就接近理想情况。直流输出电压摆幅为0-5V。输入失调电压约为：2.7mV。5.1.2运算放大器输入共模电压范围的仿真将运放接成如图5-3所示，反相端与输出端连在一起，形成一个单位增益结构，取负载CL与RL分别为10pF和1MΩ。图5-3单位增益结构图5-4运放的输入输出跟随特性如图5-4所示，可以看出共模输入电压范围能达0.26V～4.99V。5.1.3运算放大器输出共模电压范围的仿真输出共模电压范围的仿真电路图如图5-5所示，接成反向增益为10的仿真电路图。Vin1端接2.5V电压，负载CL与RL分别为10pF和1MΩ。图5-5输出电压摆幅的仿真电路图5-6运放的输出摆幅特性运放输出电压摆幅如图5-6所示，可以看出输出电压摆幅范围为-0.03V—4.97V。5.2交流分析（AC）5.2.1运算放大器开环频率特性的仿真开环增益是运放在低频工作时的放大倍数。电路中负载CL补偿为100pF，RL为1MΩ，在共模输入电压为3V的条件下做交流小信号仿真，如图5-7所示。图5-7开环频率特性仿真电路图5-8运算放大器的开环特性：相位（上）和幅值（下）根据仿真结果，可以得到所设计运放的低频开环增益为64.2dB，单位增益带宽达到了1M以上，相位裕度达到了60。5.2.2运算放大器共模抑制比的仿真确定运放共模抑制比的方法有两种，一种是先测量低频开环增益(以dB为单位)，再将输入端变为共模信号，减去其测到的低频共模增益的dB数，即得CMRR的dB数，另外一种则采用特殊的测量电路直接得出。本次设计采用的是前者，仿真电路图如图5-9所示，电路中负载CL与RL分别为10pF和1MΩ。图5-9CMRR的仿真电路图5-10运算放大器共模电压增益的幅频特性仿真结果如图5-9所示，所设计运放的低频共模增益达到-64.6dB，那么可以计算出共模抑制比约为64.2dB+64.6dB=128.8dB。5.2.3运算放大器电源抑制比的仿真如图5-11所示，其中运放的同相端接2.5V电压，运放电源串联一个交流源。做交流小信号分析，结果如图5-12所示。可以得到所设计运放的电源抑制比为101.7dB。图5-11电源抑制比的仿真电路图5-12运放的电源抑制比的幅频特性5.3瞬态分析瞬态分析主要分析所设计运放的建立时间以及转换速率，所采用电路结构为单位增益结构，其仿真电路图如图5-13所示。输出端负载CL=10pF，同相输入端加0V和5V的高低电平，周期为200μs无时间延迟的方波脉冲。仿真的结果如图5-14所示。图5-13瞬态特性仿真电路图5-14运放的转换速率仿真结果图如上，由波形的斜率可以确定摆率。经计算得，上升沿的SR+约为：7.98V/μs，下降沿的SR-约为：8.42V/μs。5.4运放的功耗分析对运放进行直流工作点分析，得在直流工作点下的静态电流为29.19μA，则运放的总功耗P=5×29.19=145.95μW。5.5结果汇总根据以上各个步骤的仿真分析，最后可以得到所设计运放的性能总结，如表5-1所示。从仿真结果可以看出，电压为5V时，运放的开环增益有64.2dB，输入输出范围都接近电源电压，单位增益带宽达到了1M以上，相位裕度接近完美的60。CMRR以及PSRR皆达到了100dB以上，运放的功耗仅为145.95μW，可以看出所设计的运算放大器满足所要求的全部性能。表5-1低功耗运算放大器的仿真结果运放参数仿真结果电源电压5V输入失调电压2.7mV输入共模范围4.73V输出电压摆幅5.0V开环增益64.2dB单位增益带宽18M相位裕度60CMRR128.8dBPSRR101.7dB摆率SR8.20V/μs静态功耗145.95μW

结论在查阅了大量的国内外文献后，对国内外相关的论文文献以及已有的降低功耗的电路结构进行了参考和分析，基于CSMC0.6μm工艺完成了一个低压低功耗运放的设计，并使用cadence软件对所设计的电路进行了仿真验证。主要工作和结论如下：1.设计采用PMOS差分输入对结构为输入级电路，后接一个简单偏置电路使其提供偏置电压，再将电平移位电路与输出级结合，使输出电压达到轨对轨，最后接入一个简单的RC补偿电路。2.仿真结果表明，在5V电源下，所设计的运算放大器静态电流只有不到30μA，其整体功耗不到200μW，增益达到64.2dB，单位增益带宽达到1M以上，共模抑制比达128.8dB,电源抑制比达101.7dB，相位裕度达到60，满足了设计需要。缺陷与不足：1.由于采用的集成电路工艺较为落后，因此本文所采用的电源电压为5V，虽然很好的完成了低功耗的任务，但是对于以电池供电的便携式设备，5V的电压有点过高，有待降低。2.设计的电路还存在如存在零点漂移现象的缺陷。3.未完成版图设计。参考文献王滦平著.电路基础与产品制作：西北工业大学出版社，2016.08：第71页.何迟.低压轨到轨运算放大器的设计[D].南京邮电大学，2013.SharanT,NathNK.Low-power,foldescascodenearrail-to-railOTAformoderatefrequencysignalprocessing[C].2017InternationalConferenceonInnovationsinElectronics,SignalProcessingandCommunication(IESC),IEEE.2017:5-10.AbdelfattahO,RobertsGW,ShihI,etal.Anultra-low-voltageCMOSprocess-insensitiveself-biasedOTAwithrail-to-railinputrange[J].IEEETransactionsonCircuitsandSystemsI:RegularPaper,2015,62(10):2380-2390.MalavoltaLL,MorenoRL,PimentaTC.Aself-biasedoperationalamplifierofconstantgmfor1.5Vrail-to-railoperationin130nmCMOS[C].201628thInternationalConferenceonMicroelectronics(ICM),IEEE,2016:45-48.ChatterjeeS,TsividisY,KingetP.0.5-VanalogcircuittechniquesandtheirapplicationinOTAandfilterdesign[J].IEEEjournalofsolid-statecircuits,2005,40(12):2373-2387.stoicaL,GhandiR,ChenCP,etal.A200℃generalpurposerail-to-railcomplementaryinputclass-ABoperationalamplifierforhightemperatureapplications[C].2017InternationalSymposiumonSignals,CircuitsandSystems(SSCS),IEEE.2017:1-4.NagyL,ArbetD,KovacM,etal.Designandperformanceanalysisofultra-lowvoltagerail-to-railcomparatorin130nmCMoStechnology[C].2018IEEE21stInternationalSymposiumonDesignandDiagnosticsofElectronicCircuits&Systems(DDECS),IEEE.2018:51-54.马晓龙.新型Rail-to-Rail运算放大器的研究与设计[D].西北大学，2002.李宇佳.基于0.18um工艺低电压、低功耗CMOS运算放大器的设计与研究[D].黑龙江大学，2012.BlalockBJ,AllenPE,Rincon-MoraGA.Designing1-VopampsusingstandarddigitalCMOStechnology[J].IEEETransactionsonCircuitsandSystemsⅡ:AnalogandDigitalSignalProcessing,1998,45(7):769-780.DeCarvalhoFerreiraLH,PimentaTC.Anultralow-voltageultralowpowerrail-to-railCMOSOTAMiller[C].The2004IEEEAsia-PacificConferenceonCircuitsandSystems,2004Proceedings,IEEE,2004:953-956.PadillaI,Ramirez-AnguloJ,CavajalRG,etal.Lowvoltagerail-to-railoperationalamplifierbasedonflippedvoltagefollowers[C].48thMidwestSymposiumonCircuitsandSystems,IEEE,2005:267-270.ChowHC,WengPN.Alowvoltagerail-to-railOPAMPdesignforbiomedicalsignalfilteringapplica