数字电子技术 第五章-2 时序逻辑电路 学习课件

5.4寄存器5.4.1数码寄存器1.两拍接受方式特点：先清0后置数，并行输入、并行输出。AB清0置数定义：寄存二进制数码的电路。分类：数码寄存器，移位寄存器，移位寄存器型计数器.

2.单拍接受方式特点：清0和置数同时进行，并行输入、并行输出。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。并行输出并行输入5.4.2移位寄存器移位寄存器：具有寄存代码和移位功能的电路。1.4位右移移位寄存器并行输出2.4位左移移位寄存器并行输出M1M0D3集成双向移位寄存器T1194（74194）RD=0，清零。DSLDSR3.集成双向移位寄存器74LS1943.集成双向移位寄存器74LS1941.环形计数器结构特点即将输出Q0接到输入端D3。工作原理根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环右移移位一个1，也可以循环右移移位一个0。即当连续输入CP脉冲时，环形计数器中各个触发器的Q端，将依次出现矩形脉冲。

5.4.3移位寄存器型计数器定义：移位寄存器的输出以一定方式反馈到串行数码输入端。状态方程不能自启动的4位右移环形计数器有效循环1000010000100001无效循环110111100111101111000110001110010101000011111010状态图能自启动的4位环形计数器状态图状态方程

计数长度：N=n

循环移位一个“1”或“0”2.扭环形计数器结构特点状态图不能自启动&&能自启动的扭环形计数器:

计数长度：N=2n

3最大长度移位寄存器型计数器特点：N=2n–1

利用异或运算形成反馈

011111110001011111CP0与0异或为0，故全0码组为稳定的无效状态，电路不能自启动。改进电路能自启动。0005.5顺序脉冲发生器(自学)例：异步3位二进制计数器3/8线译码器构成的顺序脉冲发生器的时序图。窄脉冲是由于计数器中各触发器不能同时翻转，使译码器的输入发生竞争而产生冒险。消除干扰脉冲的方法：1）采用环形计数器；2）采用每次状态变化时，只有一个触发器翻转的计数器，如扭环形计数器；3）采用3.8节介绍的消除冒险方法。时间顺序有先有后的脉冲,叫做顺序脉冲。产生顺序脉冲的电路，叫顺序脉冲发生器。顺序脉冲发生器由计数器和译码器构成。时序图译码器电路图计数器一、计数器型顺序脉冲发生器计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成。用集成计数器74LS163和集成3线-8线译码器74LS138构成的8输出顺序脉冲发生器。二、移位型顺序脉冲发生器移位型顺序脉冲发生器由移位寄存器型计数器加译码电路构成。其中环形计数器的输出就是顺序脉冲，故可不加译码电路就可直接作为顺序脉冲发生器。时序图设计要求原始状态图状态化简画逻辑电路图检查电路能否自启动1246时序电路的设计步骤：选触发器，求、输出、状态、驱动方程5状态编码3化简

5.6.1同步时序电路的设计

5.6.1同步时序电路的设计

设计步骤：

1逻辑抽象，画原始状态图

由设计要求，确定输入变量、输出变量、电路的状态含义和状态数。对状态编号，画原始状态图。

2状态化简，合并重复状态

如果有两个状态，在输入相同时，会转换到同一状态并得一样的输出，则为重复状态，应进行合并，化简状态图。

3状态编码，画代码的状态图

确定触发器的数目n和类型（2n>N);确定编码,画代码状态图。

4求输出方程、驱动方程由状态图表明的函数关系画卡诺图，合理化简可得输出方程和状态方程，由状态方程可得驱动方程。

5检查电路能否自启动

6画逻辑电路图

例5-2设计一个同步6进制计数器。/0/0原始状态图

代码状态图解：

1逻辑抽象画原始状态图：

C表示进位输出，S0、S1、…、S5

表示在计数脉冲CP作用下的六个状态。

2状态编码，画代码状态图：1）由2n>N=6，确定触发器数n=3；选用JK触发器；

2）状态编码：S0=000、S1=100、S2=110、S3=111、S4=011、S5=001，010、101作任意项。

3）画代码状态图：C--进位卡诺图

3求输出方程、驱动方程

/C1）输出方程：次态卡诺图2）驱动方程求驱动方程：JK触发器的特性方程：将卡诺图分为两部分，然后化简。分解卡诺图：4检查能否自启动将010、101两个无效状态代入状态方程和输出方程，算出次态和输出，结果如右图。电路不能自启动。5实现自启动的方法1)修改无效状态的次态110110修改后的状态方程：驱动方程：输出方程：JK触发器的特性方程：5实现自启动的方法

2）重新选择编码方案选择8421编码，代码图如图示。输出方程：状态方程：电路能自启动。JK触发器的特性方程：驱动方程：无效状态转换：

Q2Q1Q01101110006画逻辑图：(8421编码)驱动方程：输出方程：&C例5-3设计一个可控同步加法计数器，当控制信号X=1时为5进制，X=0时为3进制。X

000001010X

100011解：1建立原始状态图2画代码状态图1)状态编码:n=3和52)画代码状态图3)选JＫ触发器

3.1输出方程：

000001010X

100011C2C1

3.2状态方程：

000001010X

100011

4

检查自启动没有无效状态，电路能自启动。

5驱动方程

JK触发器特性方程6画逻辑图设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如：输入X 101100111011110输入Y 000000001000110例1建立原始状态图S0S1S2S3设电路开始处于初始状态为S0。第一次输入1时，由状态S0转入状态S1，并输出0；1/0X/Y若继续输入1，由状态S1转入状态S2，并输出0；1/0如果仍接着输入1，由状态S2转入状态S3，并输出1；1/1此后若继续输入1，电路仍停留在状态S3，并输出1。1/1电路无论处在什么状态，只要输入0，都应回到初始状态，并输出0，以便重新计数。0/00/00/00/0原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。状态化简2状态分配3所得原始状态图中，状态S2和S3等价。因为它们在输入为1时输出都为1，且都转换到次态S3；在输入为0时输出都为0，且都转换到次态S0。所以它们可以合并为一个状态，合并后的状态用S2表示。S0=00S1=01S2=104选触发器，求输出、状态、驱动方程选用2个CP下降沿触发的JK触发器，分别用FF0、FF1表示。采用同步方案，即取：输出方程状态方程比较，得驱动方程：电路图5检查电路能否自启动6将无效状态11代入输出方程和状态方程计算：电路能够自启动。

例5-4设计一个串行数据检测器,当连续输入信号110时,输出为1,否则为0。

解：1.建立原始状态图

X--输入

Y--输出。

S0—初态

S1—输入1个1S2---输入2个1S3---输入2个1后再输入1个03状态编码，画代码状态图2状态化简S0和S3在相同的输入下产生相同的输出，S0和S3等价。S0—00S1—01S2---104求输出方程，状态方程5自启动11000/111101/06驱动方程7逻辑图例1建立原始状态图设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢7进1，产生一个进位输出。状态化简2状态分配3已经最简。已是二进制状态。4选触发器，求时钟、输出、状态、驱动方程因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。由于要求采用同步方案，故时钟方程为：输出方程：状态方程比较，得驱动方程：电路图5检查电路能否自启动6将无效状态111代入状态方程计算：可见111的次态为有效状态000，电路能够自启动。例设计一个异步时序电路，要求如右图所示状态图。4选触发器，求时钟、输出、状态、驱动方程选用3个CP上升沿触发的D触发器，分别用FF0、FF1、