电工电子技术与技能（非电类少学时）（第3版） 教案4

电工电子技术与技能

(非电类少学时)（第3版）

电子教案(4)

第4篇数字电子技术教学纲要[知识目标]掌握数字信号的特点，数字电路中的数制与码制，基本逻辑门和复合逻辑门，集成门电路的型号以及使用常识等组合逻辑电路的特点及其逻辑功能分析方法，编码器和译码器的工作原理及使用方法，掌握时序逻辑电路的特点，触发器、寄存器和计数器的工作过程及其应用，555集成定时器的工作原理和应用。

[技能目标]学会正确使用编码器74LS148、译码器CD4511。掌握用555集成定时器构成施密特触发器。掌握用555集成定时器构成单稳态触发器。

第12章数字电子技术基础12.1数字电路基础知识

12.1.1数字信号的特点

12.1.2数制与码制12.2逻辑代数与逻辑门

12.2.1逻辑代数与基本逻辑门

12.2.2集成门电路使用常识12.1数字电路基础知识12.1.1数字信号的特点电子技术中的工作信号可以分为模拟信号和数字信号两大类。模拟信号：时间上和幅度上都连续变化的信号。

数字信号：时间上和幅度上都断续的信号。

12.1数字电路基础知识12.1.2数制与码制1．数制用数字量表示物理量的大小时，只用一位数码往往不够，经常需要用进位计数的方法组成多位数码使用。多位数码中每一位的构成方法及从低位到高位的进位规则称为计数制。常用的计数进制有十进制、二进制、八进制、十六进制等。无论哪种进制，数值的表示都包含两个基本要素：基数和位权。

12.1.2数制与码制（1）十进制十进制是日常生活和工作中最常使用的进位计数制，通常表示为(xxx)10或(xxx)D，在不引起误会的情况下，角标10或D可省去不写。在十进制中，每一位有0～9十个数码，所以计数的基数是10。超过9的数必须用多位数表示，其中相邻位间的关系是“逢十进一”，“借一当十”，故称为十进制。任意一个十进制数D均可展开为：12.1.2数制与码制

（2）二进制二进制是数字电路中应用最多的进位计数制，通常表示为(xxx)2

或(xxx)B。在二进制中，每一位有0和1两个数码，所以计数基数为2。超过1的数必须用多位数表示，如2表示成10（读作壹零），相邻位间的关系是“逢二进一”，“借一当二”，故称为二进制。二进制的运算规则简单，利于简化数字电路的结构，提高运算速度，具体规则如下：加法规则：0+0=0，0+1=1，1+0=1，1+1=10。乘法规则：0×0=0，0×1=0，1×0=0，1×1=1。

二进制数的展开式的通式为：12.1.2数制与码制2．码制码制即编码的方式。将若干个二进制数码0和1按一定规则排列起来表示某种特定含义的代码称为二进制代码，简称二进制码。编码，就是用一定规则组合而成的二进制码来表示数或字符等。最常用的码制有二—十进制编码（BCD码）、奇偶校验码、ASCII码等。

BCD码是用四位二进制数表示一位十进制数，BCD码又有8421BCD码、余3码等

12.2逻辑代数与逻辑门12.2.1逻辑代数与基本逻辑门1．逻辑代数逻辑代数又叫开关代数或布尔代数。逻辑代数中也用字母表示变量，这种变量称为逻辑变量。逻辑变量的取值只有两个：0或1。这里的0，1不再表示数量的大小，而是表示两种相互对立的逻辑状态（如用1和0分别表示开和关、高和低、真和假等）。

12.2逻辑代数与逻辑门2．基本逻辑门逻辑代数的基本运算有与、或、非三种。相应基本逻辑门有与门、或门和非门三种。逻辑与：决定事物结果的全部条件同时具备时，结果才发生。这种因果关系叫做“与”逻辑，可以用逻辑函数式表达为：Y＝A·B＝AB

与运算的规律是：能够实现“与”逻辑的电路叫做与门

12.2逻辑代数与逻辑门逻辑或：决定事物结果的诸多条件中只要有任何一个满足时，结果就会发生，这种因果关系叫逻辑或，也叫逻辑加法运算，可以用逻辑函数式表达为Y＝A＋B或运算的规律是：能够实现“或”逻辑的电路叫做或门逻辑非条件具备了，结果便不发生，而条件不具备时，结果一定发生。这种因果关系叫逻辑非。可以用逻辑函数式表达为：

Y=能够实现“非”逻辑的电路叫做非门

12.2逻辑代数与逻辑门3．复合逻辑门除了与、或、非三种最基本的逻辑运算之外，还有与非、或非、与或非、异或、同或等复合逻辑运算，实现它们的门电路分别是与非门、或非门、与或非门、异或门和同或门，为方便读者理解，将它们的逻辑符号、逻辑函数式、真值表和逻辑功能列于后表。

12.2逻辑代数与逻辑门

12.2逻辑代数与逻辑门12.2.2集成门电路使用常识以半导体器件为基本单元，集成在一块硅片上，并具有一定的逻辑功能的电路称为集成门电路。根据制造工艺和工作机制的不同，集成电路分为双极型电路（两种载流子导电）和单极型电路（一种载流子导电）两大类。TTL门电路和CMOS门电路分别是双极型和单极型集成门电路中用得最多。

12.2逻辑代数与逻辑门

1．TTL门电路TTL全称晶体管-晶体管逻辑电路（Transistor-TransistorLogic），主要由半导体三极管和电阻构成。其优点是开关速度较高，抗干扰能力较强，带负载的能力比较强，缺点是功耗较大。（1）TTL门电路的型号TTL集成电路产品主要有54/74通用系列，54H/74H高速系列，54S/74S肖特基系列和54LS/74LS低功耗肖特基系列，54AS/74AS低延迟肖特基系列以及54ALS/74ALS低延迟-功耗积肖特基系列。上述系列的主要差别反映在典型门的平均传输延迟时间和低功耗两个参数上，其他参数和外引线基本上彼此兼容

12.2逻辑代数与逻辑门

不同系列TTL门电路的延迟时间和功耗54系列的TTL电路和74系列电路具有完全相同的电路结构和电气性能参数，只是54系列比74系列的工作温度范围更宽，允许的电源工作范围也更大。

12.2逻辑代数与逻辑门

（3）TTL门的选用要点①实际使用中的最高工作频率fm应不大于逻辑门最高工作频率fmax的一半。②不同系列TTL中，器件型号后面几位数字相同时，通常逻辑功能、外型尺寸、外引线排列都相同。但工作速度(平均传输延迟时间tpd)和平均功耗不同。实际使用时，高速门电路可以替换低速的；反之则不行。（4）TTL门的使用常识①消除电源的干扰②闲置输入端的处理③输出端输出端不许接地。

12.2逻辑代数与逻辑门

2．CMOS门电路

CMOS集成逻辑门电路是互补金属—氧化物—半导体场效应管门电路的简称。它是由增强型PMOS管和增强型NMOS管组成的互补对称MOS门电路。国产CMOS数字集成电路主要有4000系列和高速系列。高速CMOS电路主要有CC54HC/C04HC和CC54HCT/CC74HC等两个子系列。CMOS集成门电路的逻辑功能与TTL门电路相同，和TTL数字集成电路相比，CMOS电路的突出优点是微功耗、高抗干扰能力。因此，它在中、大规模数字集成电路中有着广泛的应用。12.2逻辑代数与逻辑门

实际使用CMOS门电路时需要注意如下事项：（1）防静电存储、运输采用金属屏蔽层作包装；不用的输入端不许悬空；组装、调试时应将所用工具良好接地，人员穿着无静电服装。（2）输入电路的过流保护在输入与外接设备连线间及输入与大电容间串接保护电阻。（3）闲置输入端的处理多余的输入端，不允许悬空，应按逻辑要求接地（公共地端）或通过50kΩ～100kΩ的电阻接电源，以免静电感应造成逻辑混乱甚至导致“栅穿”。13.1组合逻辑电路

13.1.1组合逻辑电路的特点及其逻辑功能

13.1.2编码器的功能及选用

13.1.3译码器的功能及选用13.2技能训练10测试编码器与译码器的功能13.3时序逻辑电路

13.3.1RS触发器

13.3.2寄存器与移位寄存器

13.3.3计数器*13.4555定时器

13.4.1电路结构

13.4.2工作原理

13.4.3实际应用*13.5技能训练11555时基电路组成应用电路第13章组合逻辑电路和时序逻辑电路13.1组合逻辑电路

13.1.1组合逻辑电路的特点及其逻辑功能在数字电路中，任何时刻输出信号的稳态值，仅取决于该时刻电路各个输入信号取值的组合，而与电路原来的状态无关，这种电路叫组合逻辑电路。各种逻辑门、编码器、译码器、数据选择器、数字加法器、数字比较器等都是常见的组合逻辑电路。1．组合逻辑电路的特点（1）组合逻辑电路的逻辑功能特点：没有存储和记忆作用。（2）组合逻辑电路的组成特点：由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。

2．组合逻辑电路的逻辑功能常用真值表、逻辑表达式、逻辑图等表示。(1)真值表将输入变量所有取值所对应的输出值找出来，列成表格，即可得到真值表。(2)逻辑表达式用与、或、非等逻辑运算表示输出变量与各输入变量之间的关系式，叫逻辑表达式。如：(3)逻辑图将逻辑表达式（函数式）中各变量之间的关系用逻辑符号的连接图表示出来，就得到了逻辑图。13.1组合逻辑电路13.1组合逻辑电路

3．组合逻辑电路的逻辑功能分析分析组合逻辑电路的逻辑功能，就是根据给定的组合逻辑电路，找出输出与输入之间的逻辑关系。一般按以下步骤进行：（1）根据给定的逻辑电路图，写出输出端的逻辑表达式。（2）根据逻辑表达式列出真值表。（3）根据真值表分析电路的逻辑功能。逻辑图逻辑表达式说明电路功能真值表列表分析推导上述分析步骤，可用图来描述。13.1组合逻辑电路

13.1.2编码器的功能及选用编码：用文字、符号或数码表示特定对象的过程叫编码。实现编码操作的电路叫编码器。编码器的逻辑功能就是把输入的每一个高、低电平信号编成一个对应的二进制代码。用二进制代码表示有关对象的过程叫二进制编码。一位二进制代码有两种状态，可以表示两个信号；两位二进制代码有四种状态，可以表示四个信号，n位二进制代码则有2n种状态，可以表示N＝2n个信号。因此在设计编码器时，应根据信号的个数N，来选择二进制的位数n。公式为：13.1组合逻辑电路

编码器可分为普通编码器和优先编码器两类，而每类又分为二进制编码器和二—十进制编码器两种。二进制普通编码器图13-4是用3个与非门组成的三位二进制编码电路。它的输入是I0～I7共8个信号（高电平有效），（注：I0的编码是隐含的），输出是三位二进制代码Y2，Y1，Y0（也是高电平有效），所以它又叫8线—3线编码器。其功能表如表13-4所示。在普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱。13.1组合逻辑电路

13.1组合逻辑电路

13.1组合逻辑电路

2.二进制优先编码器在普通编码器中，每个时刻只允许输入一个编码信号，即要求输入信号都是相互排斥的。优先编码器则不同，允许几个信号同时输入，但是电路只对其中优先级别最高的信号进行编码，（信号的优先级别是在设计优先编码器时就事先定好了的）。这样的编码器电路叫做优先编码器。74LS148是目前最常用的二进制（8线—3线）优先编码器，后图中分别是其逻辑符号和外引脚排列图，表13-5给出了74LS148的功能表。13.1组合逻辑电路

8—3线优先编码器74LS148

13.1组合逻辑电路

13.1组合逻辑电路1．二进制译码器的基本功能及功能表把二进制代码的各种状态，按其原意译成对应输出高低电平的电路，叫做二进制译码器。13.1.3译码器的功能及选用实现译码操作的电路称为译码器。译码器的逻辑功能是把代码的特定含义译成对应的输出高、低电平信号，译码是编码的逆过程。常用的译码器有二进制译码器、二—十进制译码器和显示译码器3类。13.1组合逻辑电路

3—8线译码器74LS138三位二进制译码器的框图13.1组合逻辑电路

13.1组合逻辑电路

2．数码管的结构及等效电路要进行数字显示，最常用的器件就是七段数码管，它是由a、b、c、d、e、f、g七个LED（发光二极管）组成。通过使不同的LED组合发光，达到数字和字母的显示效果，如图所示。数码管的优点是工作电压低（1.5V～3V）、颜色丰富、响应速度快(一般不超过0.1μs)、体积小、寿命长（>1000h）。缺点是工作电流比较大，每一段的工作电流在10mA左右。一般的LED额定电压为直流2.7V左右，因此我们在使用+5V电源供电时要串联一个分压电阻，同时也起到限流作用。阻值一般选400Ω左右，如果需要高亮显示或者扫描显示，可以适当减小。13.1组合逻辑电路

七段数码管显示七段数码管实物图13.1组合逻辑电路

3．显示译码器功能及选用在数字系统中，经常需要将得到的结果直接显示出来，以便查看。因此希望译码器能同显示器配合使用或能直接驱动显示器，这种类型的译码器称为显示译码器。

CD4511是常用的显示译码器之一，具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流，可直接驱动LED显示器。与数码管相连接时，需要在每段输出接上限流电阻，引脚排列见后图。

13.2技能训练10编码器与译码器电路使用训练

1．验证74LS148的逻辑功能74LS148的引脚图如图所示。将其电源（VCC）及地（GND）分别接至稳压源的+5V和GND端，输出端接3个LED灯，搭建的实物图如图所示。74LS148的引脚图验证74LS148的逻辑功能接线图13.2技能训练10编码器与译码器电路使用训练

13.2技能训练10编码器与译码器电路使用训练

2.CD4511译码器的功能测试

译码显示原理图译码显示实物图

13.2技能训练10编码器与译码器电路使用训练

13.3时序逻辑电路

13.3.1RS触发器触发器和门电路是构成数字电路的基本单元。门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关。触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关，这种电路称为时序逻辑电路。触发器的基本功能：(1)有两个稳定状态（双稳态）—0状态和1状态。(2)能接收、保持和输出送来的信号。按逻辑功能触发器分为RS触发器、JK触发器、D触发器、T触发器、T′触发器等。。13.3时序逻辑电路

。13.3时序逻辑电路

常用术语：1状态——即Q

=

1，=

0；0状态——即Q

=

0，=1。可见触发器的状态是指Q的状态，而是互补输出。次态——用Qn+1表示，代表触发器经外界信号作用后的新状态；现态——用Qn表示，代表触发器原来的状态（信号作用前的状态）。13.3时序逻辑电路

（2）逻辑功能:①若==1，则触发器保持原来的状态（1状态或0状态），即Qn+1=Qn。②若=0，=1，则Qn+1=1，=0，触发器置1。③若=1，R

=

0，则Qn+1=0，=1，触发器置0。④=

0，=

0（两个均为有效电平），触发器为不定态。

13.3时序逻辑电路

RS触发器的逻辑功能特性表和时序图

RS触发器的时序图

13.3时序逻辑电路

（3）或非门构成的基本RS触发器图13-15是由或非门构成的基本RS触发器。分析方法同与非门构成的基本RS触发器类似。只是输入端S和R上面无非符号，表示高电平有效。即S=1，R=0时，触发器置1；S=0，R=1时，触发器置0。13.3时序逻辑电路

2．RS触发器电子控制电路13.3时序逻辑电路

3．同步RS触发器由于基本RS触发器输入直接控制输出状态，所以抗干扰能力差，且不易与其他触发器协调工作，为此引入同步时钟CP，只有时钟到达时才按输入信号改变。(1)电路构成及逻辑符号同步RS触发器电路构成及逻辑符号如图所示。13.3时序逻辑电路

(2)工作原理

CP=0时，G3，G4被封锁，RS不影响输出，所以触发器保持原状态不变；CP=1时，G3，G4对S，R来说相当于非门，工作过程同基本RS触发器。(3)逻辑功能及其描述①逻辑功能：仍是置0，置1，保持，不过这些功能必须在CP=1期间才能实现。②特性表：同步RS触发器的特性表如表13-11所示。③时序图：13.3时序逻辑电路

13.3时序逻辑电路

4．JK触发器（1）逻辑符号：如图。这是带直接置位、复位端，的JK边沿触发器，所谓边沿触发器，即触发器的次态仅仅取决于CP信号上升沿或下降沿到达时输入信号的状态，而在此前后输入状态的变化时触发器的次态没有影响。CP输入端有小圈，且具有“∧”表示下降沿有效（若CP输入端无小圈，且具有“∧”表示上升沿有效）。JK触发器逻辑符号13.3时序逻辑电路

2）逻辑功能及其描述：JK触发器具有置0，置1，保持、翻转的逻辑功能，是触发器中功能最全的。所谓翻转功能，即每次CP信号作用后触发器必翻转成与现态相反的状态，即。①特性表：②时序图：

13.3时序逻辑电路13.3.2寄存器与移位寄存器1．寄存器的基本功能及构成寄存器用于寄存一组二进制代码（数据、指令），具有接收、存储和清除数码的功能。因为一个触发器能存储一位二值代码，所以用n个触发器组成的寄存器能储存一组n位二值代码。如图所示电路是一个由4个D触发器构成的基本寄存器，可存放四位二进制数。13.3时序逻辑电路

2．移位寄存器的工作过程及应用移位寄存器除了具有寄存数码的功能以外，还有移位的功能。即寄存器中所存数据可以在移位脉冲的作用下，逐次左移或右移。移位寄存器分为单向移位寄存器和双向移位寄存器，其中单向移位寄存器又分为左移移位寄存器和右移移位寄存器。所谓左移，即把数据从触发器的高位移向低位；而右移则是把数据从触发器的低位移向触发器的高位。而双向移位寄存器则再另加一控制信号，以决定移位寄存器实现左移移位或右移移位。13.3时序逻辑电路

引脚图说明如下：

——异步清零端，低电平有效。所谓异步清零，是指只要为低电平，则立刻使四个输出端为零，而与CP脉冲无关；MAMB——工作状态控制端（共有4种工作状态）；00→保持；01→左移；10→右移；11→并行置数；DSL——左移串行输入端；DSR——右移串行输入端；D3～D0——并行数据输入端CP——移位脉冲输入端。13.3时序逻辑电路

74LS194的功能表

74LS194共有5种逻辑功能：异步清零、保持、右移移位、左移移位和并行置数。除异步清零是靠控制外，其余4种则由MAMB的不同组合决定。13.3时序逻辑电路

13.3.3计数器1．计数器的功能及类型计数器是数字电路中使用最多的一种时序逻辑电路。计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时，产生节拍脉冲和脉冲序列以及进行数字运算等。计数器从不同的角度出发，有不同的分类方法：按照计数进位制的不同，可分为二进制计数器、十进制计数器和称N进制器；按照触发器是否同时动作分类，可把计数器分为同步计数器和异步计数器；按照计数器中所表示的数字的变化规律来分，有加法计数器、减法计数器和可逆计数器。2．典型计数器的应用

（1）74LS160简介

(a)实物图(b)逻辑符号(c)引脚图十进制同步加法计数器74LS16013.3时序逻辑电路（2）利用74LS160构成任意进制计数器

利用集成计数器可方便构成任意进制计数器，构成方法有置数法和置零法。置零法是当输入第N个计数脉冲时，利用置零功能对计数器进行置零操作，