微机原理课件-第10章高性能微处理器

第10章高性能微型计算机系统的先进技术1第10章高性能微型计算机系统的先进技术№

2随着计算机技术的发展，当前的微型计算机在微处理器的体系结构、指令系统、存储器管理、总线以及接口技术等方面均发生了根本的变化，在性能不断提高的同时，体积越来越小，功耗越来越低，轻盈便携成为PC机发展的大趋势。本章以Intelcore微处理器为例，介绍新型微型计算机系统采用的一些先进技术。本章为扩展内容，可根据需要选择课堂教学或自学。第10章高性能微型计算机系统的先进技术№

310.1高性能微处理器采用的先进技术10.2高性能多核微处理器举例IntelCore系列微处理器第六代

Core微处理器的架构第六代

Core微处理器的技术特点10.3现代PC主板典型结构芯片组及桥式芯片CorePC主板结构skylake平台I/O组织结构及芯片组10.1高性能微处理器采用的先进技术4【主要内容】

超级流水线技术超标量技术超长指令字结构动态执行技术RISC技术多核处理器技术10.1高性能微处理器采用的先进技术51．超级流水线技术指令的流水线结构是指将一条指令的执行过程分成若干步骤，由计算机的相应功能模块完成各步骤的功能。这样，在同一个时钟周期内，几条指令可以在微处理器的不同模块中进行处理，实现指令的并行执行。如8086CPU将指令的执行过程分为读取（Fetch）指令和执行（Execute）指令两个步骤，分别由总线接口单元和执行单元来完成。80486微处理器的指令流水线由5段组成，分别为指令预取（PF）、指令译码（D1）、地址生成（D2）、指令执行（EX）和结果写回（WB）。1．超级流水线技术

680486微处理器的指令流水线指令预取（PF）、指令译码（D1）、地址生成（D2）、指令执行（EX）和结果写回（WB）串行操作：执行N条指令的时间为5N个单位时间流水线操作：N条指令的运行时间是N+4个单位时间，其性能比非流水线作业提高了近5倍1．超级流水线技术

7指令流水线中，完成一条指令所需要的步骤称为流水线的级数，它表明了流水线的深度。如图所示，80486微处理器为5级流水线。流水线的级数越多（即超级流水线），单条流水线并行处理的能力越强；同时，每级的处理时间越短，可以进一步提高微处理器的工作频率和效率。指令流水线技术是实现多条指令重叠执行的重要技术，并已成为高速CPU设计中的一项基本技术2.超标量技术8在早期采用流水线方式的处理器中只有一条流水线，可以通过指令的并行操作提高微处理器的处理能力。若采用多条流水线，即在处理器中配有多套取指、译码及执行等功能部件，在寄存器组中设有多个端口．并安排多套总线，使微处理器可以在同一个时钟周期中向几条流水线同时送出多条指令，并且能够并行地存取多个操作数和操作结果，执行多个操作。这就是所谓超标量技术(Superscalar)。微处理器采用超标量指令流水线，可以实现一个时钟周期完成多条指令的执行，提高了指令流水线的指令流出（完成）速率，进一步提高了处理器的性能。PentiumCPU具有U、V两条流水线，可以在一个时钟周期内启动并执行两条指令；而PentiumPro、PentiumⅡ、PentiumⅢ有3条流水线，可以在一个时钟周期内同时启动执行3条指令。3.超长指令字结构9超长指令字VLIW（VeryLongInstructionWord）技术是由编译程序在编译时找出指令间潜在的并行性，进行适当调整安排，把多个能并行执行的操作组合在一起，构成一条具有多个操作段的超长指令，由这条超长指令控制VLIW机器中多个互相独立工作的功能部件，每个操作段控制一个功能部件，相当于同时执行多条指令。VLIW指令的长度和机器结构的硬件资源情况有关，往往长达上百位。传统的设计计算机的做法是先考虑并确定系统结构，然后才去设计编译程序。而对于VLIW计算机来说，编译程序同系统结构两者必须同时进行设计，它们之间的关系十分紧密。据统计，通常的科学计算程序存在着大量的并行性。如果编译程序能把这些并行性充分挖掘出来，就可以使VLIW机器的各功能部件保持繁忙并达到较高的机器效率。4.动态执行技术10动态执行技术是指通过预测程序流来调整指令的执行，并分析程序的数据流来选择指令执行的最佳顺序。

分支预测（BranchPrediction）推测执行（SpeculationExecution）是CPU动态执行技术中的主要内容。4.动态执行技术11分支预测对程序的分支流程进行预测,然后预先读取其中一个分支的指令并解码执行。包含指令流水线的处理器对于分支转移指令相当敏感。因为分支指令的执行必须要等待流水线指令执行完毕，根据执行结果判定条件的真假并决定是否转移，因此处理器必须等待分支指令执行完毕才能读取并执行下一条指令。流水线越长，处理器等待的时间便越长。如果CPU能预测到分支是否转移，那么就可以提前解码并执行相应的指令，这样就避免了流水线的空闲等待，也就相应提高了CPU的整体执行速度。但错误的分支预测相对于不进行分支预测消耗了更多的CPU时间。4.动态执行技术12分支预测技术包含静态分支预测和动态分支预测。静态预测方法行为比较简单，如预测永远不转移、预测永远转移(jmp)、预测后向转移等等，它并不根据执行时的条件和历史信息来进行预测，因此预测的准确性不会很高，只能作为其它分支预测方法的一种辅助手段。动态预测方法则根据一条转移指令过去的转移情况来预测未来的转移情况，如果算法得当，可以获得很高的准确率。Pentium微处理器使用分支目标缓冲器（BranchTargetBuffer，BTB）来实现动态分支预测。BTB是一个能存储若干目的地址的存储部件，当一条分支指令导致程序转移时，BTB就记下这条指令的目标地址，并用这条信息预测这一指令再次引起分支时的路径。4.动态执行技术13推测执行（SpeculativeExecution）是指通过预测程序流来调整指令的执行，并分析程序的数据流来选择指令执行的最佳顺序。CPU在读取指令后，根据各个电路单元的状态以及指令的相关性，分析各指令能否提前执行，重新安排指令的执行顺序，将能提前执行的指令立即发送给相应电路单元执行，而不是完全按照指令在存储器中的存放顺序执行。相对于80X86系列微处理器的顺序执行指令，动态执行也被称为乱序执行（outoforderexecution）。乱序执行技术在Core系列高性能微处理器中普遍应用并得到了强化提升，第六代Core微处理器采用加宽动态执行技术（WideDynamicExecution。5.RISC技术14复杂指令集计算机（ComplexInstructionSetComputer，CISC）特点：CISC指令系统丰富，功能强大，指令的长度不一，程序设计方便，程序短小，编译简单且执行效率高。处理器的控制硬件非常复杂，设计成本高。而且指令代码和执行时间长短不一，不易使用先进的流水线技术，限制了处理器执行速度和性能的进一步提高。人们通过统计分析发现，指令系统中仅占20%的简单指令，使用量约占计算机执行时间的80%；其余80%的复杂指令很少使用。二十世纪八十年代后，精简指令集计算机（ReducedInstructionSetComputer，RISC）的设计思想得到了发展。RISC技术的主要特点151）指令格式简单，长度一致，可使指令译码和指令执行同时进行。指令的典型长度为4个字节。2）指令种类少，寻址方式少且简单，一般少于5种。访问存储器只采用简单的直接寻址，没有间接寻址方式。简化寻址方式可以简化芯片设计的复杂程度，提高指令执行速度。3）只有存数和取数指令访问存储器。RISC计算机内设置了大量的通用寄存器，使大部分操作（算术逻辑运算）在处理器内进行，尽量减少存储器的操作，提高了运行速度。4）除存数和取数指令外，所有指令均在一个CPU时钟周期内执行完成。5）指令功能简单，控制器多采用硬布线形式，仅使用少量的微程序，以获得更快的执行速度。6）采用先进的流水线技术。RISC指令系统简单，非常适合采用流水线技术，并能很好的发挥流水线技术的功效。RISC与CISC的相互融合16RISC结构和CISC结构是改善计算机系统性能的两种不同方式，各有特点。CISC技术硬件设计复杂，但编程效率相对较高；而RISC技术的复杂性在于软件，以及编译程序的设计与优化。随着技术的发展，两者互相借鉴，互相融合。现在纯RISC计算机和纯CISC都已成为过去，RISC计算机的指令系统变得丰富，增加了一些必要的复杂功能指令；CISC计算机也吸收了很多RISC技术，发展成了CISC/RISC系统结构。Intel新型微处理器的设计吸收了RISC计算机的设计思想。IntelCore微架构采用与80X86相兼容的复杂指令系统，但其底层的微指令及其执行单元采用了RISC设计，以便于流水线技术及并行处理技术的应用。6.多核处理器技术17一直以来，技术人员通过改良处理器的体系结构，以及提升处理器的工作频率来提高处理器的性能。随着处理器体系结构的复杂程度越来越高，使用的晶体管数量不断增长，过深的流水线造成处理器内部各模块之间频繁的交换数据，从而导致处理器整体性能下降另一方面，不断提升的工作频率使处理器芯片的功耗越来越大，散热问题成为一个无法逾越的障碍，甚至影响到了处理器的可靠性。单纯的提高单个处理器的硬件复杂度和工作频率已经无法明显提升系统整体性能，必须采用新的处理器设计思路，于是单芯片多处理器结构（Single-ChipMultiProcessor，CMP）被提出，成为解决这一问题的有效方法6.多核处理器技术18CMP结构在单个芯片上集成多个独立的处理器核，并通过片上互联网络把这些处理器核连接起来。每个处理器核实质上都是一个相对简单的单线程处理器或者比较简单的多线程处理器，这些处理器核共享系统总线、主存等资源，并且通过并行地执行多个进程或线程来提高处理器的整体性能。由于CMP采用了相对简单的微处理器作为处理器核心，相对于复杂单核处理器，其控制逻辑简单、扩展性好、易于实现，且有利于优化设计，设计和验证周期短，具有高主频、低功耗、通信延迟低等优点。6.多核处理器技术19从软件应用需求上看，一些采用线程级并行编程的软件，可以不作任何改动就直接运行在多核处理器系统上。多核处理器系统可以同时并行处理多个线程和进程，大大加快了多任务应用软件的运行速度。对于单线程的程序，单独运行在多核处理器上与单独运行在同样参数的单核处理器上没有明显的差别。但当在多核处理器上同时运行多个单线程程序的时候，多任务操作系统会把多个程序的指令分别发送给多个核心，从而使得同时完成多个程序的速度大大加快。多核处理器要想发挥出威力，关键在于并行化软件支持。软件开发者必须找出新的软件设计方法，设计出能够利用多处理器系统并行处理能力，并且满足用户面向对象需求的应用软件。10.2高性能多核微处理器举例20【主要内容】以代表性的多核微处理器—第六代IntelCore微处理器为例，介绍高性能多核微处理器的典型结构及技术特点10.2.1IntelCore系列微处理器212006年，第一代Core微处理器，32位Core微架构，分为单核CoreSolo和双核CoreDuo2007年，Core2Duo（即Core2），64位Core架构，两个微处理器核心2008年起，Core微处理器统一命名为Corei系列根据性能定位不同分为高性能Corei7主流Corei5入门级Corei32017年1月，第7代Corei系列微处理器推出第六代Core微处理器222015年推出，采用14nm制作工艺，Skylake架构面向不同的应用分为桌面高性能桌面主流移动高性能移动主流、移动超便携嵌入式共几十个型号，不同型号微处理器的内核数量、线程数、高速缓存以及封装方式等技术细节略有不同第六代Core微处理器23不同型号微处理器的内核数量、线程数、高速缓存以及封装方式等技术细节略有不同。以core桌面型号为例i7支持睿频和超线程技术，有4个

CPU内核，可同时执行8个线程，缓存容量为8MBi5支持睿频技术，不支持超线程技术，有4个CPU内核，可同时执行4个线程，缓存容量为6MBi3不支持睿频技术，支持超线程技术，双核4线程，4MB高速缓存i7的高性能版本有10个内核，支持20个线程，高速缓冲的容量达到了25MB。10.2.2第六代Core微处理器的架构24采用片上系统（SystemonChip，SOC）的设计思想，将微机系统的关键部件与CPU共同集成到了微处理器内部Skylake架构的总体框图第六代

Core微处理器的组成部分254个CPU内核共用的LLC（LastLevelCache，即L3Cache）集成的图形处理单元（GraphicProcessorUnit，GPU）系统代理模块（systemagent）各个组成部分通过环形的片上系统总线相连。GPU也可以通过环形总线访问LLC，与CPU内核共享L3Cache。系统代理模块的作用相当于传统的北桥，模块中集成了存储器、显示以及I/O设备的控制器系统代理模块26系统代理模块中集成的主要控制器双通道DDR4内存控制器PCI-Express控制器DMI（DirectMediaInterface，直接媒体接口）端口显示输出控制器eDRAM（embeddeddynamicrandomaccessmemory，嵌入式随机动态存储器

）控制器音频解码器以及图像信号处理器等第六代Core微处理器的CPU内核27控制部件执行部件前端单元28前端单元即为Core微处理器的控制部件采用加宽动态执行技术，分支预测单元指导指令预取单元进行指令的预取和预译码，形成指令队列重命名/微指令分配单元对待执行的指令进行分析排序，重新组合成适合底层RISC执行单元的微指令序列，并送入乱序缓冲器乱序缓冲器可释放多条并行指令送往并行执行单元同时执行。乱序执行单元29乱序执行单元包括8个执行端口4个端口为存储控制单元，控制L1数据Cache的数据存取操作4个端口为ALU单元

组成部分：4个64位的整数ALU2个128位的浮点ALU3个128位的向量执行单元组成

负责整数、浮点数以及单指令多数据流扩展（StreamingSIMDExtensions，SSE）指令的执行。10.2.3第六代Core微处理器的技术特点301）64位多核微处理器，采用14nm的skylake微架构有2/4个CPU内核，三级高速缓存。每个CPU内核具有L1和L2Cache，其中L1Cache由独立的32KB指令Cache和32KB数据Cache组成，L2Cache的容量为256KB三级缓存LLC的容量为4-8MB，被所有CPU内核及图形处理单元（GPU）共享微处理器能够访问的最大内存为64GB。10.2.3第六代Core微处理器的技术特点312）睿频加速技术（TurboBoostTechnology）处理器应对复杂应用时，可自动提高运行主频，提升运行速度10%~20%，以保证多任务处理的流畅运行当进行工作任务切换时，如果只有内存和硬盘在进行主要的工作，处理器会立刻处于节电状态睿频加速技术可以根据实际运行的应用程序的需求，动态地增加处理器内核的运行频率来提高处理器的运行性能，同时保持处理器继续运行在处理器技术规范限定的功耗、电流、电压和温度范围内。10.2.3第六代Core微处理器的技术特点323）超线程技术（Hyper-ThreadingTechnology）利用特殊的硬件指令把一个CPU物理内核模拟成两个逻辑内核，每个逻辑内核可分别处理一个线程，进行线程级并行操作，从而模拟双内核的效能，以减少CPU的闲置时间，提高CPU的运行速度。超线程技术可以使单个CPU内核同时进行多线程任务的并行处理，提升了微处理器的性能超线程技术的使用除需要CPU的支持外，还需要主板芯片组、BIOS、操作系统以及应用软件等软硬件技术的支持。10.2.3第六代Core微处理器的技术特点334）单指令多数据流（Single-instructionMultiple-data，SIMD）可在一条单独的指令中对一组数据（又称“数据向量”）分别执行相同的操作，是一种数据级的并行技术。以加法指令为例单指令流单数据流（Single-instructionSingle-data，SISD）型CPU需要多次访问内存取操作数，完成加法运算SIMD型CPU中，指令译码后，几个执行部件同时访问主存，一次性获得所有操作数进行运算SIMD技术特别适合于多媒体应用等数据密集型运算。10.2.3第六代Core微处理器的技术特点344）单指令多数据流（Single-instructionMultiple-data，SIMD）可在一条单独的指令中对一组数据（又称“数据向量”）分别执行相同的操作，是一种数据级的并行技术。单指令流单数据流（Single-instructionSingle-data，SISD）型CPU需要多次访问内存取操作数，完成加法运算SIMD型CPU中，指令译码后，几个执行部件同时访问主存，一次性获得所有操作数进行运算SIMD技术特别适合于多媒体应用等数据密集型运算。AVX2.0（AdvancedVectorExtensions，高级向量扩展）指令集支持256位的向量计算，可以同时处理8个32位的浮点数或是一个256位的浮点数，支持3操作数和4操作数指令，增强了微处理器在视频编码/解码、图形处理以及游戏等多媒体应用上的性能。10.2.3第六代Core微处理器的技术特点355）采用集成内存控制器（IntegratedMemoryController），支持智能内存访问技术（SmartMemoryAccess）。内存控制器（MemoryController）是计算机系统内部控制内存操作的重要部件，CPU通过内存控制器与内存进行数据交换。内存控制器决定了计算机系统所能使用的最大主存容量、主存的类型和速度，以及主存芯片的容量及位数等重要参数，即决定了主存储器的性能，也影响到计算机系统的整体性能。集成内存控制器使CPU与主存之间的数据交换过程无须经过北桥，降低了数据延迟，提高了计算机系统的整体性能。集成内存控制器可以与CPU同频工作，能够以更快的工作速度与主存储器进行数据交换。10.2.3第六代Core微处理器的技术特点36智能内存访问技术能够预测系统的需要，从而提前载入或预取数据，提高了执行程序的效率。主要包括内存消歧（MemoryDisambiguation）和增强的预取器（AdvancedPrefetchers）。内存消歧可以对内存读取顺序做出分析，预测和装载下一条指令所需要的数据，以减少处理器的等待时间，同时降低内存读取的延迟，而且它还可以侦测出指令冲突并重新读取正确的指令及数据，并重新执行指令，保证执行结果不出错，大大提高了乱序处理的效率。指令预取器访问主存，将需要的数据预先载入到缓存中。这两个技术配合能够最大化的使用总线带宽，减少突发性的数据交换造成堵塞。10.2.3第六代Core微处理器的技术特点376）强化了集成图形处理单元GPU的功能图形处理单元（GraphicProcessorUnit，GPU）是计算机系统显示处理部件（俗称显卡）的CPU，是专门为执行图形处理中复杂的数学和几何计算而设计的。Core微处理器中集成的图形处理单元被简称为核显。Skylake的核显可提供24~72个执行单元，每个执行单元最多可执行7个线程，每个线程拥有128个通用寄存器，可执行SIMD指令，支持16位、32位浮点数和整数运算，以及64位浮点运算。核显与CPU核心工作在相同的频率，核心内部拥有采用三级缓存结构，并与CPU核心共享L3Cache和片上eDRAM。10.3现代PC主板典型结构3810.3现代PC主板典型结构39主板（Motherboard）又称主机板或系统板（Systemboard）是PC系统的核心组成部件，主板上安装了构成现代PC的一系列关键部件和设备，如CPU（或CPU插座）、主存、高速缓存、芯片组（Chipset）以及各种适配卡的扩展插槽等。先进的主板结构及设计技术是提高PC系统整体性能的重要环节之一，本节简要介绍现代PC主板以及主板上的重要部件—芯片组的典型结构及具体实例。10.3.1芯片组及桥式芯片40芯片组是主板的核心组成部分，是除CPU外，微型计算机系统所必需的控制逻辑电路的组合，是控制CPU与周边设备协调工作的核心。它是在传统的微机接口芯片的基础上，不断完善和扩充功能，提高集成度和可靠性，降低功耗而发展起来的。芯片组由一块或几块超大规模集成电路芯片组成，它们在功能上是基本相同的，只是在芯片的集成形式上有所区别。在PentiumPC等PCI总线型的微型计算机中，芯片组由两块芯片组成，分别称为北桥（NorthBridge）和南桥（SouthBridge）。北桥和南桥41北桥芯片也称为系统控制器，负责管理微处理器、高速缓存、主存和PCI总线之间的信息传送，具有对高速缓存和主存的控制功能。南桥芯片的主要作用是将PCI总线标准转换成外设的其它接口标准。它具有对PCI总线的驱动和管理功能，由此引出多个PCI插槽，提供网卡、调制解调器以及EIDE接口、USB接口等外设接口。它通过I/O控制芯片为软盘、键盘、鼠标、打印机等慢速设备提供接口。它还负责微机中的一些系统控制与管理功能，如中断管理、DMA传输控制、系统的定时与计数等。北桥和南桥42随着芯片集成度的进一步发展，北桥芯片的作用被削弱，北桥芯片的功能被集成到CPU或南桥芯片的内部。单芯片组微机主板的典型结构：将内存控制模块和显示控制模块等集成到CPU内部，把南桥和北桥的功能合一集成到单个芯片组中，用直接媒体接口（DirectMediaInterface，DMI）串行总线连接CPU芯片和芯片组10.3.2CorePC主板结构43同一型号的CPU，生产厂商不同，主板的布局差异很大针对同一型号CPU的不同厂商生产的主板是相互兼容的用户可以根据个人需求及主板的性能特点进行选择。主板上分布的器件可分为以下几个部分：1）CPU及其相关部件所组成的系统；2）总线扩展槽所组成的系统；3）存储器系统；4）芯片组及其它芯片；5）跳线及各种辅助电路。IntelCorePC主板的布局44IntelCorePC主板的布局45主板上的主要器件：1）IntelLGA1151插座，支持第六代及第七代CoreCPU；2）100系列集成芯片组；3）4条双通道DIMM内存插槽，可支持最大64GB容量的DDR3/DDR4内存。4）3条PCI-E

X1插槽和3条PCI-E

X16插槽，可用于扩展显卡；同时由PCI-E总线引出两个超高速32Gb/s的M.2SSD插槽，可扩展SSD固态硬盘。5）3个SATAExpress接口，可用于扩展SATA串行硬盘以及SSD固态硬盘。此外，主板上还安装有高速无线网卡、音频芯片、功率放大芯片、BIOS芯片以及外置的输入输出接口等。10.3.3skylake平台I/O组织结构及芯片组46针对Skylake平台的100系列芯片组，提供传统的南桥功能，全称为PlatformControllerHub，简称PCH，也称作集成南桥。图示为Skylake平台的I/O组织结构CPU直接对主存、显卡及PCI-E接口进行控制，并通过DMI3.0总线与芯片组及多种I/O设备相连。Z170PCH的功能模块47IntelZ170PCH的封装尺寸为23mm×23mm，具有FlexibleI/O功能，主板生产厂家可以灵活设置部分I/O接口的数量及功能。内部的主要功能模块有：1）电源管理模块：对芯片组工作过程中所有与电源管理有关的事件进行控制，如开机、睡眠等电源状态的转换，唤醒事件的配置、管理、响应，统计及报告外围设备的状态等。2）高精度事件定时器（HPET）：为操作系统提供8个24MHz的精准时钟，每个时钟都是一个独立的加一计数器，计数满后产生中断。操作系统可以直接定义这些时钟的功能，并在特定的应用中使用这些时钟。用户可以在BIOS中设定HPET在存储空间中的位置，设定完成后不可更改。Z170PCH的功能模块483）热量管理模块：PCH片上集成了一个数字热传感器，提供热量管理功能，包括：测量并报告PCH的温度；允许通过BIOS设置冷、热及危险三个警报点，当降温及升温过快时均可引起中断，当触发危险警报点时则自动关闭电源。4）8254定时/计数器：PCH配置有8254定时/计数器，基准时钟为14.318MHz，其中定时/计数器0用作系统时钟，定时/计数器1控制扬声器的音调。5）集成高清晰度音频模块：它是一个由控制器、数字信号处理器（DSP）、主存等组成的提供高性能音频信号的平台。控制器与主存组成基本音频控制器，对主机软件提供的原始音频信号进行增强并传送到外部，再由DSP进行编码/解码、消除噪音回声等处理，以提供高质量的音频信号。Z170PCH的功能模块496）实时时钟（RTC）：PCH内部含有一片MotorolaMC146818B实时时钟，以及256字节电池供电RAM，用于保存系统时钟以及系统设置信息，即使在断电情况下，这些信息也不会丢失。RTC还提供两个8字节的可锁定存储空间，以防止非法读取密码或其它安全信息。此外，RTC还可用于设置闹钟。7）嵌入式显示端口：第六代Core计算机的显示控制部分分为两个部分，其中存储器接口、数据传送通道、数字显示接口/端口部分在处理器中，而解码编码器和模拟接口/端口则在PCH上。PCH上还各集成了两对半双工的辅助通道用于链路管理及设备控制，两对数字显示通道（DDC）总线用于主板与显示设备间的数据通信。两对热插拔检测（Hot-PlugDetect）信号作为显示端口（displayport）和高清晰度多媒体接口（HDMI）的中断申请信号。Z170PCH的功能模块508）串行外设接口（SPI）：SPI接口是一种同步串行外设接口，它可以使PCH与各种外围设备以串行方式进行通信以交换信息。PCH的SPI接口提供3个片选端，可支持连接两个闪存设备以及一个TPM（TrustedPlatformModule，可信赖平台模块）安全芯片。它与下述的eSPI和GSPI接口所提供的功能各不相同。9）增强型串行外设接口（eSPI）：PCH提供一个eSPI接口，支持嵌入式控制器（移动平台）或超级输入/输出（SIO）设备（桌面平台）的连接，

10）通用串行外设接口（GSPI）：两个GSPI接口用于连接SPI接口设备，每个接口包含4个引脚：片选端、时钟端以及两个数据端。Z170PCH的功能模块5111）通用输入输出口（GeneralPurposeI/O，GPIO）：PCH的通用输入输出口分为若干组，可由主电源或深度睡眠电源供电，供电电源可设置为1.8V或3.3V。所以I/O口均可定义为输入口或输出口，大部分I/O可复用为其它功能。这些GPIO均可申请系统控制中断（SCI）及输入输出高级可编程中断（IOAPIC），只有部分指定端口可作为非屏蔽中断源（NMI）和系统管理中断源（SMI）。12）直接媒体接口（DMI）：PCH通过DMI接口与微处理器进行数据交换，数据传输速率为8GB/S。DMI的基本功能对软件是透明的，因此早期的基于传统总线编写的软件也可以在DMI总线上正常操作。Z170PCH的功能模块5213）LPC（LowPinCount）总线接口：LPC是基于Intel标准的4位并行总线协议，是一种取代传统ISA总线的接口规范，主要用于连接传统的外围设备，使系统能向下兼容，工作频率为24MHz。14）串行Inter-IntegratedCircuit（I2C）接口：I2C是一种两线制的串行数据传输总线标准。PCH提供4个I2C总线接口，用于连接各种支持I2C总线协议的外围设备。15）低速系统管理总线（SMBus）接口：SMBus是由Intel提出的，应用于移动PC和桌面PC系统中的低速率串行通信协议，它是一种两线制总线，大部分基于I2C总线协议，但在时序上有所区别，其时钟频率为10KHz~100KHz。Z170PCH的功能模块5316）异步串行通信（UART）接口：PCH提供3个独立的UART接口，每个接口均可工作在低速、全速以及高速3种工作模式，最高数据传输速率为6.25Mb