100以内的十进制计数器EDA课设

目录摘要二、任务要求三、基本原理四、实现方法五、基本过程六、分析与结论七、课程总结一、摘要电子设计自动化EDA技术课的目的在于培养学生掌握可编程逻辑器件基本的编程方法与开发应用技能。在掌握了EDA技术的基础知识、基本操作和QuartusII软件的基本应用与一般流程后，学习EDA技术最有效的方法就是进行EDA技术的综合应用设计。本次设计阐述了100以内的十进制计数器的设计思路、VHDL源程序、管脚设置、时序仿真和逻辑综合结果及分析。十进制计数器由BCD码（二—十进制码）来设计，把一个数拆为个位（低四位）和十位（高四位），首先设定初值然后计数，同时对部分二进制数进行十进制调整。二、任务要求首先设定100以内的十进制计数初值，而后每来一次脉冲降沿，计数值加1，加到99，然后计数值回0。三、基本原理十进制计数器由BCD码（二—十进制码）来设计，把一个数拆为个位FD（低四位）和十位SD（高四位）。设定计数初值高四位H和低四位L，LD为‘1’时置数，否则开始计数。当个位为9即二进制的1001时且十位非9时，再来一次脉冲(CLK为0）计数时，个位为0即低四位清零，十位加1即高4位加1；十位为9即1001，且个位非9时，个位加1；十位为9且个位也为9时，个位十位全为0即高、低四位都清零。 四、实现方法1.VHDL源程序如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT10ISPORT(CLK,LD:INSTD_LOGIC;H:INSTD_LOGIC_VECTOR(3DOWNTO0);L:INSTD_LOGIC_VECTOR(3DOWNTO0);FD:BUFFERSTD_LOGIC_VECTOR(3DOWNTO0);SD:BUFFERSTD_LOGIC_VECTOR(3DOWNTO0));ENDENTITYCNT10;ARCHITECTUREARTOFCNT10ISBEGINPROCESS(CLK)ISBEGINIF(CLK'EVENTANDCLK='0')THENIF(LD='1')THENSD<=H;FD<=L;ELSIF(LD='0')THENIF(FD="1001")THENIF(SD="1001")THENFD<="0000";SD<="0000";ELSEFD<="0000";SD<=SD+1;ENDIF;ELSEFD<=FD+1;ENDIF;ENDIF;ENDIF;ENDPROCESS;ENDARCHITECTUREART;生成器件管脚如图1-1所示图1-1基本过程1、打开QuartusII6.0软件，新建工程文件CNT10.qpf，然后新建VHDL文件CNT10.vhd，输入VHDL源程序，如图1-2图1-2编译输入成功的VHDL源程序文件，并调试修改错误，最终使编译成功，如图1-3图1-33、设置管脚，使之在空心圆处设置输入端口CLK、H(3~0)、L(3~0)、LD以及输出端口FD(3~0)、SD（3~0），如图1-4图1-44、查看生成的器件，新建CNT10.bsf文件，找到project里的CNT10，并双击，即可观察到如图1-5所示的器件图1-55、新建.vwf文件，导入输入、输出端口，并设置输出端口时钟信号CLK的波形以及计数初值（例如00100011即23）然后保存文件，如图1-6图1-6在图1-6的界面中，编译，得到输出波形如图1-7、1-8所示，并分析数据验证是否符合设计要求。图1-7图1-8七、分析与结论如图1-7中，设定的初值是00100011即23，然后开始计数慢慢逐渐加1。从图中可以看出输出与输入并不是同步的，输出延迟了5微秒左右，个位FD逐渐由0011变为0100、0101、0110、0111、1000、1001，此时十位SD还是0010不变，然后FD突然变为0000并循环下去，而此时十位SD加1变为0011。从图1-8中明显可以看出十位SD的变化，由0010逐渐加1变为1001，而后又变为0000，以此不断循环下去。在设计中，改善延迟时间可以选用性能更好的芯片。课程总结EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，是以计算机为工作平台，融合例如应用电子技术、计算机技术、信息处理以及智能化技术的最新成果，进行电子产品的自动设计。我们自动化专业跟这门技术还是挺有关联的，所以学校给我们安排做这次课设，给我们提供了一个就业的方向，在此先感谢学校给我们提供这次学习的机会。本次设计让我们对QuartusII软