模拟集成电路设计 魏廷存 第2-4章习题(附答案)_第1页
模拟集成电路设计 魏廷存 第2-4章习题(附答案)_第2页
模拟集成电路设计 魏廷存 第2-4章习题(附答案)_第3页
模拟集成电路设计 魏廷存 第2-4章习题(附答案)_第4页
模拟集成电路设计 魏廷存 第2-4章习题(附答案)_第5页
已阅读5页,还剩39页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第2章习题2.1已知pn结的反向饱和电流,求在室温(°K)下,当V和V时的pn结电流。参考答案:当=0.7V时,pn结为正偏置,因此当=-0.7V时,pn结为反偏置,因此尽管很小,只要pn结上加很小的正偏压,就可产生适当的结电流。加反偏压时,结电流几乎为0。在图2.68所示电路中,假定所有二极管均为理想二极管(忽略二极管的正向导通压降),电源电压=3V,限流电阻R=4.7kΩ,两个输入信号Vi1和Vi2取值为0V或3V。试分析当Vi1和Vi2在不同取值的组合情况下,电路输出电压V0之值,并分析输入与输出信号之间的逻辑关系。图2.68参考答案:输入与输出信号之间的逻辑关系为:2输入与门关系。图2.68所示电路的输入-输出真值表Vi1Vi2二极管工作状态V0D1D20V0V导通导通0V0V3V导通截止0V3V0V截止导通0V3V3V截止截止5V2.3在图2.69所示电路中,假定所有二极管均为理想二极管(忽略二极管的正向导通压降),判断D1和D2是否导通,并求出V0的值。图2.69参考答案:设D1、D2截止,则VA=9V,VB=3V,VC=8V,因此,初步判定D1导通,D2导通,但是由于D1导通时VB=9V,此时D2不可能导通。最后确定D1导通,D2截止,V0=8V。2.4图2.70所示为三个晶体管的直流偏置电路,计算并判断晶体管的工作状态(设VBE=0.7V)。若不在线性放大区,如何调整偏置电阻使其工作在线性放大区?图2.70参考答案:(a)因偏置电路的电源为-6V,使发射结两端加有电压,所以管子处于截止状态,即发射结、集电结均反偏。要使放大电路正常放大,应将偏置电路的负电源改为正电源,调整R1,R2使发射结正偏,集电结反偏即可。(b)VCE是负值,说明管子工作在饱和区。要退出饱和区进入线性放大区,应增大Rb,即减小IB的值。(c)算法与上相同。,,说明集电结已经近似为零偏置(),管子处于临界饱和,不能正常放大。应增大Rb使管子进入线性放大区。2.5设晶体管的共射极电流放大系数,基极电流,晶体管工作在线性放大区。试求出集电极电流、发射极电流和共基极电流放大系数。参考答案:集电极和基极电流之间的关系为发射极和基极电流之间的关系为共基极电流放大系数为2.6图2.71为共射极放大电路,参数如图中所示。已知,晶体管的厄尔利电压V,热电压V,C1和C2是输入和输出信号的耦合电容。请近似估算电路的直流工作点Q(即IC和VCE),并计算该共射极放大器的低频电压增益(忽略寄生电容和耦合电容,设VBE=0.7V)。图2.71参考答案:(1)由于电容的“隔直”作用,对于静态偏置电路,它们相当于开路。因此,计算Q点时只需考虑由VDD、Rb、Rc和晶体管组成的直流通路就可以了。对于硅晶体管,VBE约为0.7V左右,所以,因此,,(2)低频小信号模型如下图所示,其中忽略了寄生电容和信号耦合电容。,其中,,根据公式(2.29),,根据公式(2.30),所以,2.7假定晶体管工作在线性放大区,饱和电流=10-16A,=0.75V,=3pF,=6pF,热电压V。不考虑厄尔利效应,求晶体管的单位增益频率。参考答案:由公式(2.14)得(不考虑厄尔利效应),由公式(2.25)得,由公式(2.45)得,2.8假定晶体管的保持不变,已知当=1V时,=1。求当=10V时,在以下厄尔利电压的条件下相应的值:(a)=75V,(b)=150V。参考答案:理解的意义,作图可容易得到结论:(a)IC=1.12mA,(b)IC=1.06mA2.9已知CMOS管的宽长比=50/0.5μm,漏极电流0.5mA,分别计算NMOS和PMOS的跨导和输出电阻,以及的值。假设A/V2,A/V2,V-1。 参考答案:,2.10对于NMOS管,推导出用漏极电流和宽长比表示的的表达式,并画出以为参数的与之间的关系曲线。参考答案:,;假设,则,其中k为常量。2.11一个工作在线性区的NMOS管,=0.1V。当=2V时,=40μA;当=3V时,=80μA。求:阈值电压。如果=40μA/V2,则的值是多少?如果=2.5V,=0.15V,则漏极电流为多大?如果=2.5V,为多大时NMOS管的导电沟道开始夹断?此时的漏极电流为多大?参考答案:1)NMOS管工作在线性区,有:。分别将=0.1V,当=2V时,=40uA;当=3V时,=80uA代入上式有:两式相除可得:,可知0.95V。2)如果=40μA/V2,则,可得W/L=10。3)=88.5uA。4)当时,NMOS管的导电沟道开始夹断,可得1.55V,此时漏极电流为:=480.5uA。假定NMOS管工作在饱和区。在以下条件下,画出过驱动电压与宽长比之间的关系曲线。1)漏极电流恒定;2)跨导恒定。参考答案:在饱和区:由于,因此,=,因此,=2.13对于图2.72(a)和(b)所示电路,当从0到变化时,分别画出与之间的关系曲线。设NMOS管的阈值电压为,不考虑体效应和沟道长度调制效应。图2.72参考答案:(a)当<-时,M1处于饱和区,,其中=-。当-<<时,M1进入截止区。(b)假设>。当0<<2+时,M1工作在饱和区:=,当>2+时,M1进入线性区:=,由以上公式计算可得:可见,随着的增加,在减小。当足够大时,会成为负值。最后,绘出随着的变化曲线:2.14对于图2.73所示电路,假定PMOS工作在线性区,NMOS工作在饱和区,试推导与之间的关系(设λ=0)。图2.73参考答案:2.15对于图2.74所示电路,1)求ID与VGS和VDS之间的函数关系(设λ=γ=0),并证明该电路与一个宽长比为W/2L的NMOS管等效。2)为了使M1和M2都工作在饱和区,它们之间的阈值电压应满足什么关系?图2.74参考答案:2.16分别仿真NMOS和PMOS的直流特性:1)(以为参数);2)(以为参数)。假定μm,μm,VDD=3.3V,采用0.35μmCMOS工艺模型。参考答案:(以为参数):**HspicenetlistforNMOS,Vbs=0VsweepVds**Vds10Vgs20Vbs300.dcVds03.50.1Vgs03.50.5.optionacctpostnomodwlscale=1.0e-6.Temp25.paramll=0.35ww=5.lib"~/model.lib"TTmn1203nchl=llw=ww.printdcI1(mn).alter.paramll=0.35ww=10.alter.paramll=0.35ww=15.alter.paramll=0.35ww=20.end2.17图2.75为由单个NMOS器件实现的CMOS电容,分析并仿真总的等效电容C与VC之间的关系:C~VC(VC从-VDD到+VDD变化)。假定W=10μm,L=5μm,m=5,VDD=3.3V,采用0.35μmCMOS工艺模型。图2.75参考答案(Hspice仿真语句):….optionsDCCAPVVCHVCHgnd0VVCSgnd00.dcVVCH-3.33.30.1.plot‘CG-TOT_N’=LX18(md0)md0gndVCHgndgndnchw=10ul=5um=5…………….如果用Cadence的Spectre仿真,可用AC仿真或DC仿真求出等效电容。1)DC仿真:求MOS管的Cgg等效电容(扫描VC)。2)AC仿真:V/I=1/ωC=1/2πfC,如果令f=1,扫描直流电压部分,即可得到等效电容C。2.18图2.76为由两个相同的NMOS电容反向并联形成的两端悬浮电容,分析并仿真总的等效电容C与VC之间的关系:C~VC(VC从-VDD到+VDD变化)。假定W=10μm,L=5μm,m=5,VDD=3.3V,采用0.35μmCMOS工艺模型。图2.762.19图2.77为由两个相同的PMOS电容反向并联形成的两端悬浮电容,1)分析并仿真总的等效电容C与VC之间的关系:C~VC(VC从-VDD到+VDD变化)。假定W=2μm,L=1μm,VDD=3.3V,采用0.18μmCMOS工艺模型。2)如果去掉其中一个PMOS管,等效电容C将如何变化?3)与图2.76所示电路相比,图2.77所示电路有何优点?图2.77答案:1)总的等效电容C与VC之间关系的仿真结果(采用0.18μmCMOS工艺,3.3VPMOS管),图中纵轴为等效电容C,其单位为fF。2)如果去掉其中一个PMOS管,等效电容C减半。3)图2.76所示电路中,NMOS的衬底通常需要接地,形成不了电容的“累积效应”。而图2.77所示电路中,PMOS的衬底可以很容易地接任何电位,三个端子可以连接在一起,因而可形成电容的“累积效应”,因此等效电容较大。2.20一个多晶硅电阻的μm,μm。假设多晶硅的电阻率,厚度=3000Å,忽略接触孔电阻。求方块电阻、该电阻的方块数和总电阻值。参考答案:首先计算方块电阻:Ω/□电阻的方块数N为:求得总电阻为:2.21一个厚度为7kÅ的铝薄膜电阻的电阻率,求其方块电阻值。参考答案:0.04Ω/□第3章习题3.1图3.56所示的镜像电流源电路中,,假定NMOS管M1和M2的特性和尺寸完全对称,,求镜像电流源的输出电阻,并计算当M2的电压变化0.5V时的变化量。图3.56解:因为M1和M2的相同,特性对称,所以等于为。这样,我们得到输出电流的变化可以利用推算为:换句话说,如果原来的值为100μA,输出电压增加0.5V时增加到大约104μA。注意:这个估算并没有考虑诸如实际上随着输出电流改变这样的二级效应。在图3.57所示电路中,如果所有CMOS管都工作在饱和区,各管子的宽长比如图中所示。试推导M4的漏极电流的表达式(忽略沟道长度调制效应);当从0V开始逐渐增大时,试画出随变化的草图。图3.57解:(1)我们有。同时,且。因此,,其中,。选择合适的与可以确定与之间的比率。例如,如果,则产生一个等于25的放大因子。类似地,如果,可以用来产生一个小的精确电流。(2)假定所有管子的宽长比均相同。当时,M3、M4截止,M2工作在深度线性区并且M1开启。当,将会慢慢的升高,直到,M2进入饱和区。此时有,随着的增大,将缓慢的有所上升(考虑到沟道长度调制效应)。其中,。3.3在图3.58所示的镜像电流源中,,M1和M2的特性对称且尺寸相同,,。假设,,。求镜像电流源的输出电阻。图3.58解:上图的小信号模型如下图所示:由上图可得:又由题3.1可得:所以输出阻抗为:注意:这个结果几乎是题3.1中简单镜像电流源的输出阻抗的8倍。3.4图3.59所示电路中,,,,=100,=0.7V,,=0.9V。为了使所有管子都工作在饱和区,试确定VX的值和Vb的最小值。图3.59解:=0.23V,,所以有由于体效应,0.23+0.23+0.74=1.2V()随着Vb的进一步增加,最终M2和M4将会进入线性区,将低于。3.5图3.60(a)和(b)所示电路为常用的自偏置宽摆幅共源共栅电流镜,假定所有管子的阈值电压均相同。为了使所有管子都工作在饱和区,试分析电阻R的取值范围。假定两条支路中的电流相等(均为I)。(b)图3.60答案:首先考虑图(a)所示电路:对于PMOS管,其饱和区工作的条件是:VSD>VSG-|VTHP|。为了使M1工作在饱和区,应满足Vb+|VTH|>VDD-|VGS2|,而为了使M2工作在饱和区,应满足VDD-(Vb+|VGS1|)>|VGS2|-|VTH|,因此Vb应满足以下条件:VDD-|VGS2|-|VTH|<Vb<VDD-|VGS2|+|VTH|-|VGS1|由于Vb=VDD-|VGS2|-IR,代入上式,可得:|VGS1|-|VTH|<IR<|VTH|,即要求电阻R上的压降大于M1的过驱动电压,同时要小于PMOS管的阈值电压。在电流I确定的前提下,通过增大M1的宽长比W/L,可减小M1的过驱动电压。对于图(b)所示电路,请读者参考上述推导过程。3.6图3.61所示电路中,假定M2和M3的特性和尺寸均相同,如果忽略所有管子的沟道长度调制效应,试推导电路的小信号电压增益。如果M2和M3的特性对称,但尺寸不相同,假定>1,此时小信号电压增益有何变化?图3.61解:如果忽略沟道长度调制效应,则M1的小信号漏极电流等于。因为且,M3的小信号漏极电流等于,可得电压增益等于。3.7图3.62所示为电阻负载的共源极放大器,请分析M1的漏极电流和跨导与输入直流电压之间的关系(在0~之间变化),并画出关系曲线的草图。图3.62解:当时,≈0,≈0。当时,漏极电流显著增大,如果,它将最终接近。当时,跨导将开始增大,在饱和区,,随着线性增加。在线性区,,当Vin超出Vin1之后,将会下降。3.8如图3.63所示,M1和M2构成二极管负载的共源放大器,假定M1被偏置在饱和区,其漏极电流为。(1)如果在M2的两端并联一个理想电流源,求此时的小信号电压增益(忽略沟道长度调制效应),并与时相比较;(2)试画出当从增加时,小信号电压增益随的变化曲线。图3.63解:(1)因为,所以又,在饱和区,由此可得即因此,要得到10倍的电压增益,M2管子上的过驱动电压只需是M1的2.5倍即可。另一方面,对于给定的过驱动电压比,与未加电流源时相比,该电路的电压增益可以提高到原来的4倍。直观上,这是因为对于给定的,如果电流减小为原来的1/4,那么必须按比例减小,因此,也按相同的比例减小为原来的1/4。(2)3.9在图3.64所示电路中,,,,,V-1,V-1。计算该电路的小信号电压增益。图3.64解:,同理可得所以,3.10在图3.65所示的源极跟随器中,已知,μAQUOTEI1=200μA,μA/V2,V,=0.7VQUOTE2∅F=0.7V,QUOTEγ=0.4V2V1/2。忽略沟道长度调制效应。(1)对于图3.65(a),计算当V时的值。(2)如果图3.65(a)中的I1用图3.65(b)中的M2来实现,求出使M2工作在饱和区的最小值。(a)(b)图3.65解(a)因为M1的阈值电压和Vout有关,我们做一个简单的迭代。注意到我们首先假设QUOTEVTH≈0.6V,可以计算出此时QUOTEVout=0.27V。现在我们计算新的VTH值为这表明Vout比上面算出的结果约小59mV,即QUOTEVout≈0.211V。(b)因为M2的漏-源电压等于0.211V,所以只有QUOTE(VGS-VTH)2≤0.211V,M2才能处于饱和区。当电流QUOTEI1=200μA时,可以求出QUOTE(W/L)23.11图3.66所示电路中,I1和I2均为理想电流源,且假定在所关心的频率范围内电容C1可视为交流短路。(1)计算电路的小信号电压增益。要使M1工作在饱和区,允许输入的最大直流电平是多少?(2)为了使允许输入的最大直流电平接近,在图3.66(a)电路的基础上增加一个源极跟随器,如图3.66(b)所示。此时M2和M3的栅-源电压应满足什么关系才能保证使M1工作在饱和区?(a)(b)图3.66解:(1)小信号电压增益由下式给出(C1对地交流短路)因为QUOTEVout=VDD-VGS2,所以Vin最大允许直流电平为QUOTEVDD-(2)如果QUOTEVin=VDD,则图中X点的电位是QUOTEVX=VDD-VGS3。要保证M1工作在饱和区,QUOTEVDD-VGS3-VTH1≤VDD3.12假设QUOTEγ≠0,,试推导图3.67所示电路的小信号电压增益。图3.67解:(a)(b)首先画出M1的戴维南等效电路,如图(a)所示。M1在此处作为一个源极跟随器。等效戴维南电压为等效戴维南电阻为原电路等效为图(b),可得增益为3.13图3.68所示共栅放大器中,如果输入电流源的等效电阻为Rin,试推导该电路的小信号增益和输出电阻。图3.68解:为了求出QUOTEVout/Iin,我们用戴维南等效代替Iin和Rin,可得电路的输出电阻等于3.14试推导图3.69所示PMOS源极跟随器的小信号电压增益、输出电阻,以及输入/输出电压范围。图3.69解:源极跟随器的低频小信号等效电路如下图所示。M1的小信号等效电路中考虑了体效应的影响,电流镜的等效电阻为M2的等效电阻rds2。源极跟随器的小信号等效电路源极跟随器小信号电压增益为:QUOTEAV=VoutV输出电阻为:QUOTERout=1gm1源极跟随器的输入电压范围是:,相应的输出电压范围是:QUOTE|VGS1|≤Vout<3.15图3.70所示电路中,假定,,,,V-1,V-1。管子都工作在饱和区,计算小信号电压增益。图3.70解:,3.16对于图3.71所示共源放大器,假定,=0.7V,V-1,,,=3V。(1)如果M1工作在饱和区,而且,求电路的小信号电压增益;(2)如果M1工作在线性区的边缘,输入电压应为多少?并求此时的小信号电压增益。图3.71解:,-7.5在线性区边缘有,,1.2V-83.17图3.72所示电路中,假定CMOS管都工作在饱和区,且,QUOTEλ≠0,γ=0。试画出各电路的低频小信号等效电路,并求它们的小信号电压增益。图3.72(a)(b)(c)3.18图3.73所示的共源共栅放大器中,假定输入直流电压大于M1的阈值电压。试分析当偏置电压从0到变化时,小信号电压增益的变化趋势,并画出草图。假设,QUOTEλ≠0,γ=0。图3.73解:当Vb<Vth2时,M1和M2的电流都为0。不同的是,M1工作在深度线性区,M2工作在截止区。当Vb>Vth2时,有一个固定电流在电路中。M1工作在线性区,M2工作在饱和区。并且随着的增大,的值也在增大,M1的漏源电压增大,导致输出阻抗增加,小信号电压增益也增大。M1和M2都工作在饱和区,最大的小信号电压增益在这个区域内获得。曲线有轻微的增加是因为随着的值增大,M1的跨导增加。M2进入线性区。输出阻抗的值也随之降低,但是总大于。小信号增益随输出阻抗变化。3.19对于图3.74所示PMOS放大管型套筒式共源共栅放大器,试分析该放大器的大信号特性、输出摆幅以及小信号电压增益等。图3.743.20对于图3.75所示折叠式共源共栅结构,假定CMOS管均工作在饱和区,试推导该电路的输出电阻,假设,QUOTEλ≠0,γ=0。图3.753.21对于图3.45所示PMOS输入NMOS输出的折叠式共源共栅放大器,试分析该放大器的大信号特性、输出摆幅以及小信号电压增益等。3.22试推导图3.76所示各电路的小信号电压增益,并分别给出低频和高频时的近似表达式。假定。图3.76第4章习题4.1图4.62所示差动放大器中,M1和M2的,,,。(1)如果输入共模电压=1.2V,求输出电压的摆幅;(2)求满足上面条件的,如果,求此时的小信号电压增益。假设,QUOTEλ≠0,γ=0。图4.62解:(1)输出电压最大摆幅为:(2)为得到最大的输出电压摆幅有:,则所以4.2对于图4.63所示差动放大器,在下列两种情况下,试推导共模输入-差动输出时的小信号电压增益。(1)M1和M2的特性完全对称,但两边的负载电阻失配;(2)负载电阻对称,但M1和M2的跨导失配。图4.63解:(1)A(2)由式4.10,A4.3对于图4.64所示二极管负载的差动放大器,若尾电流,,,,,且所有CMOS管的宽长比相同,。(1)求小信号电压增益;(2)为了使,求偏置电压的值;(3)如果尾电流上的电压降至少为0.3V,求差动输出电压的摆幅。图4.64解:(1)A(2)V(3)其中,,同理可求。所以差动输出电压的最大摆幅为0.64V。4.4对于图4.65所示电流镜负载的差动放大器,假设两边电路完全对称,输入共模电压=1.5V。当从3V变化到0V时,请概略地画出输出电压的变化曲线。假设=3V时,所有的器件都工作在饱和区。图4.65解:由电路的对称性可得,。随着的下降,与也以近似为1的斜率下降。当与下降到低于1.5V-时,M1与M2进入线性区,只要M5仍饱和,漏电流将保持不变。以及与的进一步下降使得和增大,最终使M5进入线性区。此后,所有晶体管的偏置电流下降,使得的下降变缓慢。当<时,有=0。4.5对于图4.66所示的普通两级运算放大器,设电源电压=5V,所有CMOS管的过驱动电压||=0.3V,阈值电压||=0.7V,试计算输入共模电压范围和输出电压的摆幅。解:,即0.3+0.7+0.3<Vcm<5-(0.7+0.3)+0.7即1.3V<Vcm<4.7V图4.66对于图4.66所示的普通两级运算放大器,试计算低频时的小信号电压增益。假定两级放大器的偏置电流均为0.1mA,其它参数为:=134μA/V2,=38μA/V2,=0.1V-1,=0.2V-1,=100,=200。答案:54.6729.04.7对于图4.66所示的普通两级运算放大器,假定单位增益频率=60MHz,且位于主极点频率之后,其它零极点频率之前。如果要求摆率=120V/μs,则输入级的过驱动电压应是多少?若输入级的偏置电流μA,是多少?4.8考察图4.24及图4.26(交流小信号模型)所示的两级运算放大器。假设mA/V,mA/V,KΩ,KΩ,,pF。(1)求相位补偿(加入)后的第一个非主极点的频率。(2)为了消除由补偿电容所形成的右半平面的零点,串联一个补偿电阻(如图4.17所示)使该零点移至无穷大处,计算的值。(3)利用(2)中右半平面零点的消除结果,若要求相位裕度为,单位增益频率尽量大,计算的值和主极点频率。答案:(1)(2)(3)900若要单位增益带宽尽量大,必须使第二个极点位于单位增益频率之后,也就是说:,那么=0.5773,那么,,4.9对于图4.34所示电路,若5pF,50fF,mA/V,试估算源极跟随器加入前后右半平面零点的变化情况。答案:定义第一级放大器的输出结点为V1,源极跟随器加入前有:源极跟随器加入后有通过加入源极跟随器,使零点移至12Grad/s,在很大频域内,可以不考虑其对放大器的影响了。4.10考虑图4.67所示放大器,其中μm,mA,=134μA/V2,=0.1V-1,=0.2V-1。(1)假设=0.5pF,估算结点X、Y处的极点频率,并通过估算的极点写出电压传输函数=/。(2)计算放大器的相位裕度。(3)如果=0.5pF,若要求相位裕度至少为60°,则的最大允许值为多少?图4.67

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论