16.2.3时钟触发器 - 时钟触发器-1

上传人：火*** IP属地：四川上传时间：2024-12-27 格式：PPT 页数：10 大小：1.11MB 积分：2.4 举报 版权申诉

已阅读5页，还剩5页未读，继续免费阅读

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

6.3时钟触发器

基本RS触发器具有置0和置1的功能，触发信号或到来，基本RS触发器随之翻转。

时钟触发器在时钟脉冲信号CP（ClockPulse）的控制下翻转。

时钟触发器根据逻辑功能分为RS触发器、JK触发器、D触发器、T触发器和T

触发器。6.3.1时钟RS触发器1.电路结构

在基本RS触发器的基础上增加了两个与非门C门和D门。数据输入端R和S分别接入C门和D门的输入端，高电平有效。

当CP=0时，C门和D门被封锁，C门和D门输出1，基本RS触发器保持原状态，时钟RS触发器保持原状态。2.工作原理6.3时钟触发器

当CP=1时，C门和D门分别输出和，以此作为基本RS触发器的输入，可以得到时钟RS触发器的输出状态。

为了保留原有基本RS触发器的直接置0端和直接置1端，将电路修改，增加了和端，不受时钟的控制，称为异步清零端和异步置位端。6.3时钟触发器

时钟RS触发器逻辑符号(1)功能表6.3时钟触发器

如果以R、S、作为输入变量，画出时钟RS触发器输出的次态卡诺图。

时钟RS触发器的特性方程为：（约束条件）

(2)特性方程6.3时钟触发器

时钟RS触发器在一次时钟到来期间，触发器多次翻转的现象称为空翻。

空翻现象违背了构造时钟触发器的初衷。每来一次时钟，只允许触发器翻转一次。若多次翻转，电路就会出现状态错误。需要完善电路结构，消除空翻现象。(3)空翻6.3时钟触发器

6.3.2D触发器D触发器只有一个数据输入端D。当D=1时且CP=1时，触发器输出Q=1。当CP回到0时，触发器保持1状态不变。当D=0时，且CP=1时，触发器输出Q=0，当CP回到0时，触发器保持0状态不变。6.3时钟触发器

1.电路结构D触发器逻辑符号6.3时钟触发器

2.工作原理

为消除空翻现象，应使触发器仅在CP边沿接收输入信号，并完成输出状态转换。因此D触发器产品主要是边沿触发器，采用主从结构或维持阻塞结构。主从D触发器

边沿D触发器逻辑符号3.空翻现象的消除6.3时钟触发器

[例6.3.1]

人人文库> 全部分类> 教育资料 > 课件下载

1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。