数电第4版 课件 19加法器

3.5加法器加法器是计算机中的核心部件直接设计多位加法器太复杂，通常由1位加法器→N位加法器3.5.11位加法器（1）半加器真值表（2）输出函数（3）逻辑图（4）逻辑符号

输入输出被加数A

加数B

和S

进位CO00000110101011011.一位半加器

实现两个一位二进制数相加，不考虑低位的进位.思考：一位半加器能构成N位的加法器吗？结论：半加器没有考虑来自低位的进位，无法构成N位的加法器。3.5.11位加法器2.一位全加器（1）作逻辑规定

A、B为加数和被加数，CI为低位进位，S、CO为和及向高位进位。（2）真值表A

B

CI

S

CO

00000101001110010111011100101001100101113.5.11位加法器（2）逻辑表达式CO=AB+BCI+ACI

3.5.11位加法器（3）全加器逻辑电路图和逻辑符号3.5.11位加法器3.N位加法器低位全加器进位输出高位全加器进位输入3.5.2N位加法器◆

功能：实现N位二进制数相加◆按实现方法分类：串行进位加法器、超前进位加法器（1）串行进位加法器3.5.2N位加法器

思考：2位串行进位加法器如图所示。全加器输入到S和CO的延迟分别为3tpd和2tpd。假设初始值A1A0=01和B1B0=11，如果A1A0变为00，加法器的最大延迟为

tpd。5

tpd（2）超前进位加法器进位位直接由加数、被加数和最低位进位位CI0形成。3.5.2N位加法器（2）超前进位加法器定义进位生成函数Gi=AiBi和进位传递函数Pi=Ai+Bi。3.5.2N位加法器（2）超前进位加法器3.5.2N位加法器3.5.2N位加法器moduleADD4B(A,B,CIN,S,COUT);input[3:0]A;input[3:0]B;inputCIN;output[3:0]S;outputCOUT;wire[4:0]CRLT;assignCRLT={1'b0,A}+{1'b0,B}+{4'b0000,CIN};assignS=CRLT[3:0];assignCOUT=CRLT[4];endmodule4位加法器的Verilog代码★74LS283逻辑符号加数被加数和低位进位进位3.5.2N位加法器5.加法器的应用例3.5-1：试用四位加法器实现8421BCD码至余3BCD码的转换。N位加法运算、代码转换、减法器、十进制加法;解：余3码比8421码多3，因此：3.5.2N位加法器3.5.3有符号加法器1．有符号数的原码表示无符号数设二进制数x=+xn-2xn-3…x1x0，则[x]原=0

xn-2xn-3…x1x0。设二进制数x=-xn-2xn-3…x1x0，则[x]原=1

xn-2xn-3…x1x0。有符号数在二进制的原码表示中，有正零和负零之分，即[+0]原=000…00，[-0]原=100…00。原码的运算需要能够实现比较和相减的逻辑电路，使得电路构造复杂。例：[-15]原+[+30]原=?计算错误为了简化硬件电路，在数字电路或者计算机中，有符号数通常采用补码来表示。3.5.3有符号加法器一个二进制数，如果以2n为模，它的补码叫做2补码，简称补码。按照补码定义，得到二进制数补码的表示：当x为正数，即x=+xn-2xn-3…x1x0，则当x为负数，即x=-xn-2xn-3…x1x0，则2.有符号二进制数的补码表示[x]补=0

xn-2xn-3…x1x0

=[x]原3.5.3有符号加法器将一个有符号数表示成二进制数的补码有以下两种方法：（1）根据补码的定义求设x=5=00000101B（2）利用原码求正数的补码就是正数的原码；负数的补码等于原码除符号位不变以外，其余各位按位取反再最低位加1。设x=（-5）10[x]原=10000101B[x]补=11111010B+1=11111011B3.5.3有符号加法器3.补码的运算补码表示的带符号数进行加减运算时，把符号位也作为一个数，进行运算。（1）补码的加法[x]补+[y]补=[x+y]补两个补码直接相加，可以得到正确的结果，但要避免溢出。例：（+20）+（-17）=？解：3.5.3有符号加法器（2）补码的减法采用补码的好处是减法运算可以通过加法运算实现，即减去一个数等于加上这个数的补码。例：求（-56）-（-17）=？解：[-56]补-[-17]补=11001000B-11101111B=11001000B+00010001B

求一个数的补码的方法是