数字电子技术（广东工业大学）知到智慧树章节测试课后答案2024年秋广东工业大学

数字电子技术（广东工业大学）知到智慧树章节测试课后答案2024年秋广东工业大学绪论单元测试

世界上第一块集成电路芯片诞生于1947年。（

）

A:错B:对

答案:错

第一章单元测试

4位二进制数的最大数是1111B（

）

A:对B:错

答案:对4位八进制数的最大数是8888O（

）

A:对B:错

答案:错4位十六进制数的最大数是FFFFH（

）

A:对B:错

答案:对与4位二进制数的最大值等值的十进制数是15（

）

A:对B:错

答案:对与4位八进制数的最大值等值的十进制数是4038（

）

A:错B:对

答案:错与4位十六进制数的最大值等值的十进制数为65535（

）

A:对B:错

答案:对二进制数(1011.11)2的十进制数是11.3（

）

A:错B:对

答案:错十进制数(26.335)10转换成二进制数是=(11010.011)2（

）

A:对B:错

答案:错(000101010000)8421BCD是(150)10也是(96)16（

）

A:对B:错

答案:对用BCD码表示十进制数(36)10=(00110111)8421BCD（

）

A:对B:错

答案:错

第二章单元测试

两个变量的异或运算和同或运算之间是反逻辑的关系。（

）

A:对B:错

答案:对代入定理中对代入逻辑式的形式和复杂程度有限制。（

）

A:错B:对

答案:错将一个约束项写人逻辑函数式或不写入逻辑函数式,对函数的输出有影响。（

）

A:对B:错

答案:错将一个任意项写人逻辑函数式或不写入逻辑函数式,对函数的输出无影响。（

）

A:错B:对

答案:对去掉无关项才能得到更简单的逻辑函数化简结果。（

）

A:错B:对

答案:错逻辑运算是逻辑变量与及常量之间逻辑的算术运算，是数量之间的运算。（

）

A:错B:对

答案:错在逻辑代数中交换律和普通代数的运算规则是相同的。（

）

A:错B:对

答案:对在逻辑代数中互补律和普通代数的运算规则是相同的。（

）

A:错B:对

答案:错反演定理是对任一逻辑式Y，若将式中与或互换、01互换，可以得到Y’。（

）

A:对B:错

答案:错逻辑代数是一个封闭的代数系统，它由一个逻辑变量集，常量0和1以及“与”、“或”、“非”三种基本运算所构成。（

）

A:错B:对

答案:对

第三章单元测试

多个二极管门电路可以串联使用。（

）

A:对B:错

答案:错CMOS反相器输出的高、低电平值与负载电流无关。（

）

A:错B:对

答案:错OC和OD门在使用时其输出端必须外接上拉电阻和电源。（

）

A:对B:错

答案:对任何输出结构的逻辑门输出端并联时都能实现“线与”逻辑。（

）

A:错B:对

答案:错CMOS传输门的输出端和输入端是不能互换的。（

）

A:错B:对

答案:错TTL反相器的输入端悬空时相当于接入低电平。（

）

A:对B:错

答案:错三态输出缓冲器的用途不包括有以下几种：（

）

A:电平变换B:数据双向传输C:总线结构D:线与逻辑E:双向模拟开关

答案:电平变换；双向模拟开关OC和OD门不可以实现的功能是：（

）

A:数据双向传输B:线与逻辑C:电平变换D:双向模拟开关E:总线结构

答案:数据双向传输；双向模拟开关；总线结构图中电路由TTL逻辑门构成，输出端的逻辑电平是：（

）

A:低电平B:高阻态

C:不确定D:高电平

答案:低电平图中电路由CMOS逻辑门构成，输出端的逻辑电平是：(

)

A:低电平B:不确定C:高电平D:高阻态

答案:高电平

第四章单元测试

在二—十进制译码器中，未使用的输入编码应做约束项处理。（

）

A:错B:对

答案:对普通编码器在任何时刻只能对一个输入信号进行编码。（

）

A:错B:对

答案:对优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。（

）

A:对B:错

答案:错编码和译码是互逆的过程。（

）

A:对B:错

答案:对共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（

）

A:对B:错

答案:对3位二进制编码器是3位输入、8位输出。（

）

A:错B:对

答案:错组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。（

）

A:错B:对

答案:对半加器与全加器的区别在于半加器无进位输出，而全加器有进位输出。（

）

A:错B:对

答案:错串行进位加法器的优点是电路简单、连接方便，而且运算速度快。（

）

A:错B:对

答案:错二进制译码器的每一个输出信号就是输入变量的一个最小项。（

）

A:错B:对

答案:对

第五章单元测试

判断题触发器的状态通常指输出端Q的状态（

）。

A:对B:错

答案:对由或非门构成的SR锁存器，在S=1，R=0时，锁存器的输出状态为“0”（

）。

A:对B:错

答案:错电平触发的触发器存在“空翻”现象（

）。

A:对B:错

答案:对时序逻辑电路的输出仅取决于当时的输入信号，与电路原来的状态无关（

）。

A:错B:对

答案:错存储8位二进制信息需要8个触发器（

）。

A:错B:对

答案:对若某时序逻辑电路的状态转换图中没有无效状态，则不存在自启动问题（

）。

A:对B:错

答案:对由或非门构成的SR锁存器，当（

）时，锁存器的输出保持原状态不变。

A:S=1，R=0B:S=1，R=1C:S=0，R=0D:S=0，R=1

答案:S=0，R=0触发器图形符号中，C1前面的“>”表示（

）。

A:脉冲触发B:边沿触发C:低电平有效输入D:高电平有效输入

答案:边沿触发T触发器的特性方程是（

）。

A:B:C:D:

答案:四种触发器中，有约束条件的是（

）。

A:T触发器B:JK触发器C:D触发器D:SR触发器

答案:SR触发器下列电路中，（

）不是时序逻辑电路。

A:计数器B:译码器C:移位寄存器D:触发器

答案:译码器要构成1位十进制计数器，至少需要（

）触发器。

A:4个B:8个C:2个D:10个

答案:4个对十进制加法计数器74160，假设初始状态为0000，当输入15个计数脉冲后，输出状态为（

）。

A:0101B:1010C:1011D:1111

答案:0101对四位二进制加法计数器74161，假设初始状态为0000，当输入10个计数脉冲后，输出状态为（

）。

A:1010

B:1011C:1111D:0000

答案:0000对扭环形计数器，假设初始状态为0000，当输入5个计数脉冲后，输出状态为（

）。

A:1100B:0011C:1111

D:0111

答案:0111

第六章单元测试

从SRAM中读出数据以后，原来存储的数据保持不变。（

）

A:错B:对

答案:对一个SRAM有10位地址线、8位数据线，这它的存储容量1MB。（

）

A:对B:错

答案:错执行读出操作以后，DRAM存储单元中的数据会被破坏。（

）

A:对B:错

答案:错既然闪存能够擦除后重写，不能把它归类到只读存储器当中。（

）

A:错B:对

答案:错若存储器的容量为1024×8位，则地址代码应取8位。（

）

A:错B:对

答案:错CPLD是基于E2PRAM和乘积项的结构原理。（

）

A:错B:对

答案:对FPGA是基于SRAM和查找表LUT的结构原理。（

）

A:对B:错

答案:对Multisim具有较为详细的电路分析功能，用于设计、测试和仿真各种电子电路。（

）

A:错B:对

答案:对

QuartusⅡ和Vivado不是为FPGA／CPLD芯片设计的集成化专用开发工具。（

）

A:错B:对

答案:错基于QuartusⅡ的开发流程主要包含：设计输入，综合、适配、约束、时序分析、仿真和下载等。（

）

A:错B:对

答案:对

第七章单元测试

多谐振荡电路属于脉冲波形产生电路

（

）

A:对B:错

答案:对施密特触发电路的回差电压越大，电路的抗干扰能力越强

（

）

A:错B:对

答案:错触发信号决定了单稳态电路的暂稳态的停留时长（

）

A:错B:对

答案:错多谐振荡器有一个稳态和一个暂稳态

(

)

A:对B:错

答案:错555计时器可以连接成压控多谐振荡器

（

）

A:对B:错

答案:对555定时器有清零端

(

)

A:对B:错

答案:对单稳态触发电路在无触发信号时处于暂稳态

（

）

A:错B:对

答案:错由555定时器接成单稳态电路，其脉冲宽度主要取决于555定时器的类型（

）

A:对B:错

答案:错555定时器的输入，输出

为高电平

（

）

A:对B:错

答案:对将555定时器接成多谐振荡电路，应通过管脚2将反相输出接回输入端（

）

A:错B:对

答案:错

第八章单元测试

A/D转换的一般步骤包括取样、保持、量化及编码4个过程。（

）

A:对B:错

答案:对香农采样定理：当采样频率Fs不小于输入模拟信号频谱中最高频率Fmax的两倍时，采样信号可以不失真地恢复原模拟信号。（

）

A:对B:错

答案:错两个量化电平之间的差值称为量化单位Δ，

。（

）

A:对B:错

答案:对DAC的转换精度用转换速度和转换误差来描述。（

）

A:错B:对

答案:错DAC转换器的转换误差是实际输出模拟电压与理想输出模拟电压间的最大误差。（

）

A:对B:错

答案:对一般产品说明书中给出的ADC建立时间tset是从全0变为全1时的建立时间。（

）

A:错B:对

答案:对DAC的分辨率用于表征D/A转换器对输入模拟量变化的敏感程度。（

）

A: