MIC -2025半导体产业展望与关键议题

2025半導體產業展望與關鍵議題©2024©2024InstituteforInformationIndustry●全球與台灣半導體產業現況與展望●關鍵議題◆地緣政治衝擊半導體產業生態◆AI驅動先進製程先進封裝發展●結論全球與台灣半導體產業現況與展望印度 全球 美國歐元區英國r資料來源：OECDEconomicOutlook–InterimReport（September2024MIC整理，2024年12月●全球經濟發展隨貿易活動逐漸增⾧、實際收入改善及更寬鬆的貨幣政策逐漸改善，OECD指出通脹下降促使貨幣政策放寬，將支撐經濟成⾧●各大投資銀行對2024全球經濟相對樂觀，OECD預期2024/25年增⾧率均為3.2%；展望未來風險主要看全球各國貨幣政策、地緣政治和通貨膨脹發展動態©2024InstituteforInformationIndustry3資料來源：WSTS、MIC整理，2024年12月●2023年：全球總經負面影響仍未消除，消費市場延續2022年下半年持續低迷狀態、終端拉貨動能不足，導致庫存調整步調比預期緩慢●2024年：庫存調整接近尾聲，終端產品需求可望逐漸回溫，車用、高效能運算（HPC）及AIoT等⾧期需求支持下，半導體市場預期可回復成⾧軌跡©2024InstituteforInformationIndustry4002015~2025台灣半導體產業產值台灣半導體產值台灣半導體產值資料來源：MIC，2024年12月●供應鏈庫存調整進入尾聲，終端產品在2024年上半年有較大幅度回補庫存，帶動各類晶片銷售以及●AI熱潮驅動高階運算晶片以及先進製程需求，先進製程產能利用率在2024年上半年達到滿載，帶動晶圓代工產業產值明顯增⾧；記憶體在伺服器需求帶動下，銷售也獲得明顯改善©2024InstituteforInformationIndustry5AI將是未來五年半導體需求成⾧的關鍵推手2030年半導體應用銷售占比AI晶片需求爆炸性成⾧40%40%AutomotiveOthers資料來源：TSMC、Synopsys，MIC整理，2024年12月©2024InstituteforInformationIndustry6關鍵議題：地緣政治衝擊半導體產業生態K半導體戰略歐洲晶片法案•430億歐元歐洲晶片法案•430億歐元補貼製造•110億歐元補貼研發•最高可達50%租稅減免支援設備投資晶片與科學法案•390億美元補助製造•110億美元補貼研發半導體產業緊急強化方案•6,170億日圓(約54億美元)補貼製造•1,570億日圓(約14億美元)補貼研發SemiconIndia計畫•7,600億盧比(約100億美元)投資電子和半導體領域十四五規劃&大基金十四五規劃&大基金相關政策©2024InstituteforInformationIndustry投資計畫，並補貼半導體大廠8用於保障美國國家安全關鍵半導體生產用於保障美國國家安全關鍵半導體生產用於補助半導體建廠與研發《晶片與科學法》用於補助半導體先進製程或成《晶片與科學法》半導體相關技術研發用於支持建立安全可靠的半導體供應鏈用於培育半導體人才用於支持建立安全可靠的半導體供應鏈另有約當240億美元的25%租稅優惠抵免將提供在美國設廠之半導體業者,2024年12月資料來源：美國商務部、MIC整理,2024年12月●半導體是由美國發明，但美國半導體生產比重由1990年的40％降至目前的12令國家安全遭受威脅，並讓經濟易受全球供應鏈中斷衝擊。晶片法案便是要扭轉此現象，重振美國在半導體的領導地位，強化供應鏈、保護國家安全，和提升美國的競爭力●半導體建廠補助主要對象：半導體先進製程、成熟製程或先進封裝投資建廠、材料/設備投資建廠、研發設施投資建置©2024InstituteforInformationIndustry9第㇐階段2020-2025第㇐階段2020-2025第二階段2025-2030第三階段2030~台積電與Sony、Denso台積電與Sony、Denso合資成日美企業合作開發2奈米製程日美企業合作開發2奈米製程●●框架：日美在2022年EPCC部⾧級會議中達成聯合研發●2020新唐完成收購Panasonic半導體事業部，成立日本子公司資料來源：日本「半導體產業緊急強化方案」、各業者，MIC整理，2024年12月•日本「半導體產業緊急強化方案」設立三階段目標，目前已獲得台、美業者投資或達成戰略合作•台積電、聯電與新唐透過與日本半導體業者合資或收購的模式，在日本建置產能©2024InstituteforInformationIndustry10台積電/德國德勒斯登台積電/德國德勒斯登GlobalFoundries&ST/法國克資料來源：各業者，MIC整理，2024年12月●歐盟透過晶片法案補助吸引半導體廠建置半導體製造產能●成熟製程方面，除本土的ST與Infineon與海外晶圓代工廠合作建置產能外，台積電的德國新廠備●先進製程方面，Intel愛爾蘭廠已投入Intel4量產製程，德國廠預計投資規模達300億歐元，但目前建置計畫擱置中©2024InstituteforInformationIndustry11美國於2022.10.07發布對於中國先進電腦以及半導體技術進美國於2022.10.07發布對於中國先進電腦以及半導體技術進行㇐系列出口管制，以減緩中國軍事發展，防範相關產品與技術淪為中俄軍方所用2022年10月2022年10月2022年「超級電腦」美國公民、以強化出口許可審查對澳門地區出口、再出口限制措施，於特定條件下將採備、產品將採逐案禁投資中國大陸資料來源：美國商務部，MIC整理，2024年12月資料來源：美國商務部，MIC整理，2024年12月©2024InstituteforInformationIndustry12中芯/華虹/晶合：28nm產能激增中芯/華虹/晶合：28nm產能激增中國大陸在設備進口禁令下，產能規模受到限制，短期應無法突破中國大陸在設備進口禁令下，產能規模受到限制，短期應無法突破資料來源：Reuters、MIC整理，2024年12月©2024InstituteforInformationIndustry13關鍵議題：AI驅動先進製程先進封裝發展先進製程、HBM技術持續推進先進封裝提升晶片效能與功能大型語言模型演進＆參數量成⾧曲線資料來源：TSMC、各業者，MIC整理，2024年12月●大型語言模型（LLM）做為AI核心應用之㇐，模型參數量增加反映於運算需求上，以模型規模達1兆參數為例，運算需求激增至超過10,000倍，顯示出大型語言模型發展推動對強大運算基礎設施需求●隨著LLM的參數量不斷增⾧，對支持運算的晶片算力要求也隨之提升，涉及運算效能、記憶體頻寬、資料傳輸效率及散熱設計等多方面挑戰；專用的AI晶片可搭配LLM優化硬體配置，提供最佳運算效能●上述挑戰推動AI晶片/專用加速器如GPU、TPU、專用ASIC晶片發展。20©2024InstituteforInformationIndustry15SupplierAIChipAIApplicationCategoryChipNameProcessNodeMemoryAdoptionGPUHBM3/3EGH200HBM3/3EA100/A800A30GDDR6T4GDDR6GDDR6AMDGPUMI200MI300GDDR6-GPUGDDR6GgeASICTPUv4~v63(f)/7~16nmASICHBM2/2E資料來源：各業者，MIC整理，2024年12月©2024InstituteforInformationIndustry1610%1Q222Q223Q224Q221Q232Q233Q234Q231Q242Q24250/350250/350nm150/180nm110/130nm55/65nm40/45nm28/32nm14/16nm7/10nm資料來源：TSMC，MIC整理，2024年12月●以台積電製程營收占比觀察，市場對先進製程（7奈米以下）技術需求快速增⾧；以應用平台看，近二年智慧型手機營收貢獻維穩，高效能運算（HPC）則持續成⾧，至2Q2●HPC晶片需求大幅增加與AI伺服器、資料中心高階運算需求相關，目前以4/5奈米製程為主；智慧型手機營收受到總經與需求不佳衝擊，但主要客戶旗艦型產品推出，3奈米製程需求將持續提升©2024InstituteforInformationIndustry17台積電N5/N3/N2系列製程節點效能註1：在相同運算速率下進行的比較註2：N3XvsN3P在相同的1.2V供電和相同晶片面積下，最大操作頻率提高了5%（MaximumFrequency@1.2V）註3：依台積電公布資訊，反映出由50%邏輯、30%SRAM和20%類比組成的「混合」晶片密度資料來源：台積電，MIC整理，2024年12月和密度方面的優勢●此㇐轉變解決了FinFET在更小節點上的物理限制，並為未來技術如CFET的發展奠定基礎©2024InstituteforInformationIndustry182,500,0002,000,000HBM封裝在晶片內部GDDRHBM封裝在晶片內部GDDR搭載於電路板上DDR追求大容量低延遲容量(GB)RR,128bit)GDDR6GDDR6s,64bit))頻寬(Mbit/s)頻寬(Mbit/s)©2024InstituteforInformationIndustry19最多DRAM層數4-Hi最大記憶體容量24GBˋ48GB2,048I/O傳輸速率製程技術JEDEC標準公布2013/102016/012020/022022/012023/062026資料來源：各業者、JEDEC，MIC整理，2024年12月●HBM自2013年列入JEDEC標準以來，已歷經多個世代演進，DRAM層數、記憶體容量續增⾧中；透過JEDEC制定標準規範HBM的各項技術指標，可在確保互通性和兼容性的前提下，協助設計人員開發出適合目標應用的HBM●現今HBM中的DRAM晶粒均採用10奈米等級製程，確保記憶體容量大幅提升以滿足高階運算晶片需求，而在多層堆疊結構的製作上，需要各種先進封裝技術的支持，成本與良率均面臨挑戰©2024InstituteforInformationIndustry20關鍵議題：AI驅動先進製程先進封裝發展先進製程、HBM技術持續推進先進封裝提升晶片效能與功能0%2Q234Q231Q242Q243Q244Q244Q25(千片)台積電CoWoS主要客戶需求成⾧變化●至2024年底，台積電CoWoS月產能約3.5萬片，2024全;第三大客戶AMD占台積電CoWoS產能約10%，預期2024年需求近5萬片、2025年需求近9萬片資料來源：各業者，MIC整理，2024年12月©2024InstituteforInformationIndustry22打線封裝WireBonding覆晶封裝2.5D先進封裝3D先進封裝矽穿孔.微凸塊矽穿孔·微凸塊資料來源：各業者，MIC整理，2024年12月●隨著晶片功能增加、複雜度提升，晶片封裝的內連線（Interconnect）密度也隨之提升，封裝電極間距也持續縮小，推動封裝技術由傳統打線封裝向覆晶封裝、2.5D/3D先進封裝演進●HPC、5G、AI等新興科技應用趨勢下，運算晶片的電晶體數量與密度需求持續增加，但製程微縮困難度與成本持續攀升，先進封裝另闢蹊徑，透過緊縮晶片排列與晶片堆疊提升運算單元密度©2024InstituteforInformationIndustry23晶片互連密度CoWoS®晶片互連密度CoWoS® 3D堆疊 3D堆疊 2.5D封裝 發展進程資料來源：台積電，MIC整理，2024年12月●台積電透過3DFabric平台，整合2.5/3D先進封裝技術，為頂級客戶客製最佳化產品，透過綁定先進製程，提供先進製程代工到先進封裝的㇐條龍服務，主要產品類別為HPC與高階智慧型手機晶片©2024InstituteforInformationIndustry24VIPackVIPack™2.5D/3D2.5D/3DFOCoS-BASICHBMFOCoS-BASICHBMBridgeSubstrateCo-PackagedOpticsSubstrateASICASICRDLASICASIC SubstrateSystemBoardEICPICASICEICPICASIC SubstrateSystemBoardPICPICSubstrateSubstrate資料來源：日月光，MIC整理，2024年12月©2024InstituteforInformationIndustry25CoWoS（Chip-on-Wafer-on-Substrate）封裝示意圖©2024InstituteforInformationIndustry26PackagingVCAMemory及早進行技術合作，定義規格並與台積電協調工程和技術標準，PackagingVCAMemory及早進行技術合作，定義規格並與台積電協調工程和技術標準，將縮短未來高頻寬記憶體世代產品的上術開發測試與壓力研究方法提供可靠性及品質要求，協助客戶快速推出具差異化開發符合晶片對晶片介面標準，及為客戶提供支援台積電生產品質及技術要求，持續改善各種技術與生產支援，和台積電合作滿足客戶的技術及早與共同客戶合作，與台積電達路線圖共識，提升取得台積電開發與升級，