通信原理第11章同步原理

第11章同步原理终11.1引言11.2载波同步11.3位同步11.4群同步习题本章知识点小结

11.1引言

同步是通信系统中的一个非常重要的内容。通信系统中收、发双方能否协调一致地工作,很大程度上依赖于有无良好的同步系统。接收机中涉及的同步,按功能分主要有载波同步、位同步和群同步(帧同步)。

11.2载波同步

11.2.1直接法(自同步法)有些接收信号虽然本身不含有载波分量,但对该接收信号作某些非线性变换后,通过窄带滤波器再进行分频,就可以提取到载波分量,这是直接法提取同步载波的基本原理。根据此原理构建的载波提取电路方框图如图11.2.1所示。图11.2.1直接法提取载波

当M=2时,可从2PSK或DSB信号中提取同步载波,如图11.2.2所示,此方法称为平方变换法。图11.2.2平方变换法提取载波

根据图11.2.2,我们对变换法能够提取同步载波的可行性作简单讨论。在这种方法中,首先对接收到的DSB或2PSK信号进行平方变换,设收到的信号为x(t)cos2πfct,此信号平方后为

为了改善变换法的性能,可以在变换法的基础上,将窄带滤波器改用锁相环,这样就变成了变换环法。图11.2.2所示的变换法所对应的变换环法方框图如图11.2.3所示,称为

平方环法。由于锁相环具有良好的跟踪、窄带滤波和记忆性能,因此平方环法比一般的平方变换法具有更好的性能,得到了广泛的应用。图11.2.3平方环法提取同步载波

从接收信号中提取同步载波的另一方法是Costas环法,也称为同相正交环法。这种方法的特点是提取载波的同时,可直接输出解调信号,其原理框图如图11.2.4所示。图11.2.4Costas环法提取同步载波及解调方框图

由图11.2.4可见,Costas环由两条支路构成,一条称为同相支路,另一条称为正交支路。这两条支路通过同一个压控振荡器耦合在一起,构成一个负反馈系统。当环路锁定时,

压控振荡器输出同步载波信号v1

,此时,同相支路输出已解调的基带波形v5

。若接收信号是2PSK,此基带波形会被送入取样判决器,经取样判决后输出二进制信息序列。下面对科

斯塔斯环的工作原理作简要分析。

设接收信号为r(t)=m(t)cos2πfct,环路刚开始工作时,压控振荡器的输出与接收载波间有相位差θ,此时有

将它们分别和接收信号相乘,并作适当的三角函数变换后得

经低通滤波后输出分别为

两项相乘得

v

7

经环路滤波器平滑后输出为v

d,显然,v

d∝sin2θ。v

d

控制压控振荡器的输出相位θ,其方法为:当v

d>0时,使θ变小;当v

d<0时,使θ变大。稍作分析就会发现:

(1)当初始相位为-90°<θ<90°时,锁相环经调整后最终锁定在θ=0处,此时输出同步载波v

1

=Acos2πfct,解调输出

(2)当初始相位为90°<θ<270°时,锁相环经调整后最终锁定在θ=180°处,此时压控振荡器输出的同步载波为v

1

=Acos(2πfct+180°),相应的解调输出为

11.2.2插入导频法(外同步法)

插入导频法的原理是:在发送端,将一个导频的正(余)弦波插入到有用信号中一并发送;在接收端,利用窄带滤波器滤出导频,对导频作适当变换即可获取同步载波。

由于导频是插入到信号中一起发送的,为使接收端能很方便地获取同步载波而又不影响信号,对插入的导频通常有如下要求:

(1)导频要在信号频谱为零的位置插入,否则导频与信号频谱成分重叠在一起,接收端不易从接收信号中将导频提取出来。

(2)导频的频率应当与载波频率有关,通常导频频率等于载波频率。这样,接收端用窄带滤波器将导频滤出,滤出的导频就是同步载波。

(3)插入的导频应与载波正交,避免导频对信号解调产生影响。

下面以DSB为例来说明插入导频法实现载波同步的基本方法。图11.2.5(a)是基带信号的频谱,(b)是其DSB信号的频谱及插入导频的位置(虚线所示)。导频插在DSB信号频谱为0的地方,即导频的频率为fc

,且与调制用的载波信号正交。插入导频法发送端及接收端的方框图如图11.2.6所示。图11.2.5DSB信号中插入导频示意图图11.2.6插入导频法发送端及接收端框图

图11.2.6(a)是插入导频法发送端方框图,根据此图可知

11.2.3载波同步系统的性能指标

载波同步系统的性能指标主要有效率、同步建立时间、同步保持时间和精度。

效率是指为获取同步所消耗的发送功率的多少。直接法由于不需要专门发送导频,因此是高效率的。而插入导频法由于插入导频要消耗一部分发送功率,因此效率要低一些。

同步建立时间是指从开机或失步到同步所需的时间,通常用

ts

表示,此时间越短越好,这样同步建立得快。

同步保持时间是指同步建立后,如果同步电路由于某个原因停止调整,系统还能保持住同步的时间,通常用tc

表示。此时间越长越好,这样一旦建立同步,就可以保持较长的时间。

精度是指提取的载波与需要的标准载波之间的相位误差,通常用Δφ表示。此值越小越好,因为Δφ

值直接影响接收机的解调性能。

DSB和2PSK信号有相同的信号形式,设为m(t)cos2πfct。解调时接收到的DSB或2PSK信号乘以本地载波,当提取到的本地载波有相位误差Δφ,即为cos(2πfct+Δφ)时(为方便起见,设提取的本地载波幅度为1),相乘器输出为

11.3.1直接法

直接法就是借助于位同步电路从所接收到的基带信号中直接提取位同步信号的方法。最常用的直接法是数字锁相环法。

11.3位同步

数字锁相环法的基本原理是在接收端利用鉴相器比较接收码元和本地产生的位同步脉冲的相位,若两者相位不一致(超前或滞后),鉴相器就产生误差信号去调整位同步脉冲的

相位,直到获得精确的同步为止。数字锁相环法的基本原理方框图如图11.3.1所示。图11.3.1数字锁相环法提取位同步信号原理方框图

频率为nfs

的晶振产生的正弦波经整形电路变成窄矩形脉冲序列,如图11.3.2(a)所示。此脉冲序列经控制电路加到n次分频器,n次分频器每接收到n个脉冲就输出1个脉

冲,所以n次分频器的输出脉冲序列的频率为f

s,脉冲间隔为T

s,如图11.3.2(b)所示。图11.3.2位同步信号相位调整过程示意图(图中设n=4

如果鉴相器的比较结果是n次分频器输出信号(即位同步信号)相位超前于接收码元相位,如图11.3.3(a)所示,鉴相器就向控制电路输出误差信号,使控制电路从其接收到的脉冲序列中扣除一个脉冲,这样分频器输出的脉冲序列就比原来正常情况下的脉冲序列滞后一个Ts/n时间,如图11.3.2(c)所示。到下一次鉴相器进行比相时,若分频器输出脉冲序列的相位仍超前,鉴相器再输出一个代表超前的误差信号给控制电路,使控制电路再扣除一个脉冲,直到分频器输出脉冲序列的相位不超前为止。如果鉴相器的比较结果是n次分频器的输出脉冲序列相位滞后于接收码元相位,如图11.3.3(b)所示。

则鉴相器向控制电路输出一个代表滞后的误差信号,使控制电路在接收的脉冲序列中增加一个脉冲,此脉冲称为附加脉冲,此时分频器的输出脉冲序列就比原来正常情况下的脉冲序列超前一个Ts/n时间,如图11.3.2(d)所示。如下次鉴相器比相时仍然滞后,则再一次增加脉冲,直到同步为止。图11.3.3位同步脉冲与基带信号的相对位置

由此可见,在分频器的输入端采用增加或扣除脉冲的办法,就可以改变其输出脉冲序列的相位。因此,只要接收到的码元序列的相位与分频器输出的脉冲序列的相位不一致即

不同步,就可以采用上述方法来改变后者的相位,直到同步为止。由于相位的改变是一步一步进行的,或者说是离散式(即数字式)进行的,故称这种锁相环法为数字锁相环法。

需要说明,在图11.3.1所示的数字锁相环中,相位比较器是一个关键部件。没有相位比较器的比较结果,控制电路既不会扣除脉冲也不会附加脉冲,也就意味着无法调整位同步脉冲的相位。而相位比较器是根据接收基带信号的过零点和位同步脉冲的位置来确定误差信号的。当发送长连“0”或长连“1”信号时,接收基带信号在很长时间内无过零点,相位

比较器无法进行比较,致使位定时脉冲在长时间内得不到调整而发生漂移甚至失步。此即采用HDB3来代替AMI码的原因。

11.3.2位同步系统的主要性能指标

1.位定时误差

用数字锁相环法提取位同步信号时,只要随机噪声引起的定时抖动比起调整一步的时间小得多,就可以认为定时误差主要是由位同步脉冲跳跃式调整引起的。由于每调整一

步,定时位置改变Ts/n(n为分频器的分频比),故最大的位定时误差为

有时,位定时误差也用相位来表示,称为相位误差,即

当位定时有偏差时,会使信号的取样值下降,而取样值的下降最终导致数字通信系统误码率的上升。

以2PSK信号为例,当位定时无偏差时,最佳接收机的误码率为

而当位定时偏差为te

时,经推导误码率为

2.位同步建立时间

从位同步系统提取到含有位同步信息的数字信号起,到系统同步建立为止所需要的时间称为位同步建立时间或捕捉时间。位同步脉冲与接收到的码元之间的误差最大值为

Ts/2,这时所需要的位同步建立时间最长。因为数字锁相环每调整一次(一步),仅能纠正Ts

/n

的时间差,所以要消除Ts

/2的时间差,需要调整的步数为

在接收二进制数字信号时,各码元出现“0”或“1”是随机的,两个相邻码元出现01、10、11、00的概率可以近似认为相等。若把码元“0”变“1”或“1”变“0”时的交变点提取出来作为比相用的脉冲,也就是说,每出现一次交变点,鉴相器比相一次,使得控制器扣除或附加一个脉冲,位定时信号调整一次,那么,对位定时信号平均调整一个Ts

/n

所需要的时间为2Ts秒,故位同步建立时间为

3.位同步保持时间

当同步建立后,一旦输入信号中断,或者遇到长连“0”码、长连“1”码时,由于接收信号没有过零点(交变),锁相环就失去了调整作用。同时,收发两端晶振频率总是存在着误差。因此相对于发送端,接收端位同步脉冲的位置会逐渐发生漂移,时间愈长,位置的漂移量就越大,当漂移量超过所允许的最大值时,即为失去同步。由同步到失去同步所经过的时间称为同步保持时间,用tc

表示。

4.同步带宽

同步带宽是指同步系统能够调整到同步状态所允许的收、发两端晶振的最大频差。换句话说,如果收、发两端晶振的最大频差大于同步带宽,同步系统将无法建立同步,因为这种情况下,位同步脉冲的调整速度跟不上它与接收基带信号之间时间误差的变化。

例11.3.1在2PSK最佳接收机中,用数字锁相法实现位同步,设分频比为100,基带信号码元速率为1000波特。

(1)位同步系统建立同步后可能的最大误差为多少?

(2)位同步建立时间为多少?

(3)若接收2PSK信号的幅度为A=10mV,信道中加性高斯白噪声的双边功率谱密度n0=8.68×10-9W/Hz,则此2PSK解调器的误码率为多少?

11.4群同步

11.4.1巴克码为能实现可靠的群同步,选择或寻找一种合适的特殊码组至关重要。群同步系统对作为标记的特殊码组一般要求如下:

(1)在数字通信系统中,一般信道上传输的是二进制码序列,因此插入进去的特殊码组也应该是二进制码组。

(2)便于识别,使识别电路简单。

(3)与信息码的差别大,不易与信息码混淆。

(4)码长适当,以便提高效率。

巴克码是满足上述条件的一种码组。目前已经找到的巴克码组如表11－4－1所示。在表中,“+”代表“+1”,“-”代表“-1”。

按同样方法可求出j=3,4,5,6,7的R(j)值,分别为0,-1,0,-1,0;另外,再求出j取负值时的各个R(j)值,如图11.4.1所示。按照定义,R(j)只是在离散点上才有取值。为了形象地表示巴克码局部自相关函数的尖锐单峰特性,图中各点用虚折线连接起来了。图11.4.17位巴克码的局部自相关函数

11.4.2巴克码识别器

由于巴克码组插在信息流中,因此接收端必须用一个电路将巴克码组识别出来,才能确定信息码组的起止时刻。识别巴克码组的电路称为巴克码识别器,7位巴克码识别器如

图11.4.2所示。它由7位移位寄存器、相加器和判决器组成。7位移位寄存器的“1”、“0”按照1110010的顺序接到相加器中,接法与巴克码的规律一致。当输入码元加到移位寄存器时,如果图中某移位寄存器进入的是“1”码,则该移位寄存器的1端输出为“+1”,0端输出为“-1”。反之,当某移位寄存器进入的是“0”码,则该移位寄存器的1端输出为“-1”,0端输出为“+1”。图11.4.27位巴克码识别器

下面要讨论的问题是含有巴克码的码元序列通过巴克码识别器时,巴克码识别器能否识别出巴克码。由于巴克码的前后都是信息码元,而信息码元又是随机的,我们考虑一种最不利的情况,即当巴克码只有部分码元在移位寄存器时,信息码元占有的其它移位寄存器的输出全部是“+1”,在这种最不利的情况下,相加器的输出如表11－4－2所示。

根据表11－4－2可画出识别器中相加器的输出波形,如图11.4.3所示。由图11.4.3可以看出,如果判决电平选择在6,就可以根据a=7时相加器输出的7大于判决电平6而判定巴克码全部进入移位寄存器的时刻。此时识别器输出一个群同步脉冲,表示一个信息码组的开始。一般情况下,信息码元不会正好都使移位寄存器的输出为“+1”,因此实际上更容易判定巴克码全部进入移位寄存器的时刻。图11.4.3巴克码通过识别器时相加器的输出

11.4.3群同步系统的性能指标

群同步系统主要的性能指标有三个:漏同步概率、假同步概率和群同步平均建立时间。

1.漏同步概率

由于噪声和干扰的影响,会引起群同步码组中一些码元发生错误,从而识别器漏识已发出的群同步码组,出现这种情况的概率称为漏同步概率,用PL表示。以7位巴克码识别器为例,设判决门限为6,此时7位巴克码中只要有1位码元发生错误,7位巴克码全部进入识别器时,相加器输出为5,由于此时相加器输出值没有超过门限值6,所以判决器不会判决出同步信号,这样就出现了漏同步。

2.假同步概率

在信息码组中也可能出现与所要识别的群同步码组相同的码组,这时识别器会把它误认为群同步码组而出现假同步。出现这种情况的概率称为假同步概率,用PF

表示。

假同步概率的一般表达式为

由此可以看出,m大时,漏同步概率下降,而假同步概率却上升,显然两者是矛盾的。另外由式(11－4－1)和式(11－4－2)还可以看出,当n增大时,漏同步概率上升,而假同步概率下降,两者也是矛盾的。因此,在实际中应合理选取同步码组的位数n和判决门限电平(允许错误的码元数),以达到两者兼顾的目的。

3.群同步平均建立时间ts

当漏同步和假同步都不发生时,即PL=0,PF=0,最多需要一群的时间即可建立群同步。设一群(信息码元+群同步码元)的码元数为N,则最长的群同步建立时间为NTs

。

考虑到出现漏同步和假同步时要多花费同步建立的时间,故群同步的平均建立时间大致为

习题

1.画出采用平方变换法提取同步载波的完整的2PSK相干解调方框图。2.在图11.2.6所示的插入导频法发送端方框图中,如果发端accos2πfct

不经过-90°相移,直接与已调信号相加后输出,试证明接收端的解调输出中含有直流分量。3.采用图11.3.1数字锁相环提取位同步信号,设Ts

=0.001s时要求的位定时误差te≤10-5s,试确定该图中的晶振频率。

4.若7位巴克码的前后信码全为“0”码,试画出巴克码识别器中相加器的输出波形。

5.若7位巴克码前后信码全为“1”码,试画出巴克码识别器中相加器的输出波形。

6.传输速度为1000b/s的二进制数字通信系统,设误码率Pe=10-4,群同步采用7位巴克码,试分别计算m=0和m=1时的漏同步和假同步概率。若每一群中信息位数为153,试估算两种情况下的群同步平均建立时间。

本章知识点小结

1.同步基本概念

(1)同步的作用:确保接收端正确恢复信息。

(2)同步的种类:点对点通信中,接收机涉及载波同步、位同步和群同步。

2.载波同步

(1)作用:凡是相干解调均需要载波同步。

(2)实现方法:直接法(自同步法)和插入导频法(外同步法)。

(3)直接法:包括平方变换法、平方环法和Costas环法(提取载波的同时解调出信号)。

(4)插入导频法:将导频信号插入信号中一起发送,接收端滤出导频作为载波同步信号。

对插入导频的要求:

①导频要在信号频谱为零的位置插入;

②导频频率通常等于载波