数字电子技术知到智慧树章节测试课后答案2024年秋中南民族大学

数字电子技术知到智慧树章节测试课后答案2024年秋中南民族大学第一章单元测试

下列信号中，（）是数字信号。

A:温度

B:无线电信号

C:交流电压

D:开关状态

答案:开关状态

表示任意一个两位十进制数需要（）位二进制数。

A:8

B:9

C:7

D:6

答案:7

若真值“0”的机器码形式为10000000，则该机器码为（）。

A:余3码

B:反码

C:补码

D:原码

答案:原码

10位二进制数能表示的最大无符号十进制数是（）。

A:1023

B:512

C:511

D:1024

答案:1023

BCD码“1011”是十进制数字“8”的（）码。

A:2421码

B:8421码

C:6421码

D:余3码

答案:余3码

将二进制数10001000转换为十进制数.八进制数和十六进制数，结果为（）。

A:136；420；99

B:138；420；88

C:136；210；88

D:138；210；88

答案:136；210；88

将十进制数1020转换成二进制数，并得到十六进制数和八进制数，结果分别是（）。

A:1111111000；3F8；1770

B:1111111100；FF0；1774

C:1111111100；3FC；7760

D:1111111100；3FC；1774

答案:1111111100；3FC；1774

二进制真值-0.1111的原码.反码和补码分别是（）。

A:原码是1.1111，反码是1.0001，补码是1.0000

B:原码是1.1111，反码是1.0000，补码是1.0001

C:原码是1.1111，反码是0.0000，补码是0.0001

D:原码是0.1111，反码是1.0000，补码是1.0001

答案:原码是1.1111，反码是1.0000，补码是1.0001

若X的补码数为1.1010，则X的原码和真值分别是（）。

A:X的原码为1.0110，X为-0.0110

B:X的原码为1.1010，X为-0.0110

C:X的原码为1.0110，X为0.0110

D:X的原码为1.1010，X为0.0110

答案:X的原码为1.0110，X为-0.0110

2421码11001110对应的十进制数和二进制数分别是（）。

A:68；1000100

B:66；1000010

C:70；1000110

D:72；1001000

答案:68；1000100

两个余3码表示的十进制数做加法运算时，如果有进位产生，则结果需要进行减3修正。（）

A:对B:错

答案:错在减法运算方式上，反码和补码没有区别，都可以用加法来实现。（）

A:对B:错

答案:错2421码和余3码都是对9自补代码。（）

A:对B:错

答案:对数字9的ASCII码是10010011。（）

A:对B:错

答案:错格雷码是为了检测代码传送过程中是否发生错误的一种可靠性编码。（）

A:对B:错

答案:错若奇偶校验码为11010011，则采用的是奇校验编码方式。（）

A:错B:对

答案:对补码减法运算可以用加法实现，并且结果不需要修正。（）

A:对B:错

答案:对十进制数的8421码形式上与对应的二进制数相同，本质上也时一样的。（）

A:错B:对

答案:错音频信号是数字信号。（）

A:错B:对

答案:错数字系统只能处理二值数字信号。（）

A:错B:对

答案:对

第二章单元测试

逻辑函数F(A,B,C,D)=∏M(2，4，6，10，11，12，13，14，15)，则该函数的最小项表达式为（

）。

A:

F（A,B,C,D）=∑m（0,1,3,5,7,8,9,10）

B:

F（A,B,C,D）=∑m（1,3,5,7,8,9）

C:F（A,B,C,D）=∑m（0,1,2,3,5,7,8,9）D:

F（A,B,C,D）=∑m（0,1,3,5,7,8,9）

答案:

F（A,B,C,D）=∑m（0,1,3,5,7,8,9）

函数的最简与或表达式为（

）。

A:F=B+C+DB:F=DC:F=BC+DD:F=B+D

答案:F=B+D用卡诺图化简逻辑函数F(A,B,C,D)=∏M(6，7，8，9)可得最简与或表达式为（

）。

A:B:C:D:

答案:函数的标准与或表达式为（

）。

A:B:C:D:

答案:根据反演规则，函数的反函数为（

）。

A:B:C:D:

答案:三变量的最大项A+B+C一共有（

）相邻最大项。

A:3B:1C:2D:0

答案:3四变量的全部最大项相与为（

）。

A:2B:0C:1D:3

答案:0三变量的全部最小项相或为（

）。

A:2B:1C:0D:3

答案:1四变量的最大项M5和M10相或的结果为（

）。

A:M5B:M10C:0D:1

答案:1四变量的最小项m5和m15相与的结果为（

）。

A:0B:M0C:m0D:1

答案:0n变量的每个最小项都有（

）个相邻最小项。

A:nB:+1C:D:n+1

答案:nn个变量可构成（

）个最小项。

A:-1B:nC:2nD:

答案:n个变量可构成（

）个最大项。

A:nB:-1C:D:2n

答案:标准或与式是由（

）构成的逻辑表达式。

A:最小项相或B:最小项相与C:最大项相与D:最大项相或

答案:最大项相与标准与或式是由（

）构成的逻辑表达式。

A:最大项相或B:最小项相或C:最大项相与D:最小项相与

答案:最小项相或

第三章单元测试

用与门.或门和非门可以实现任何逻辑函数。（）

A:对B:错

答案:对与非门.或非门.与或非门和异或门都是通用门。（）

A:错B:对

答案:错集电极开路与非门可以很方便的实现“线与”逻辑。（）

A:对B:错

答案:对集电极三态门与集电极OC门不同，三态门不可以实现“线与”逻辑。（）

A:对B:错

答案:错下列4种类型的逻辑门中，可以用（）实现三种基本运算。

A:异或门

B:与门

C:或门

D:与非门

答案:与非门

设2输入或非门的输入为x和y，输出为z，当z为高电平时，有（）。

A:x为低电平，y为高电平

B:x和y同时为高电平

C:x和y同时为低电平

D:x为高电平，y为低电平

答案:x和y同时为低电平

第一块集成电路问世的时间是（）。

A:20世纪60年代末期

B:20世纪50年代末期

C:20世纪70年代初期

D:20世纪60年代初期

答案:20世纪50年代末期

属于通用门的逻辑门是（）。

A:异或门

B:或非门

C:与非门

D:同或门

答案:或非门

；与非门

下列逻辑门中，可以实现任何逻辑电路的有（）

A:与非门

B:与或非

C:与门

D:或非门

答案:与非门

；与或非

；或非门

TTL三态门的3种输出状态是（）。

A:高阻

B:高电平

C:低电平

D:低阻

答案:高阻

；高电平

；低电平

第四章单元测试

组合逻辑电路的输出与所有输入信号有关。（）

A:对B:错

答案:错把所有无关项对应的函数值取值1，化简所得函数表达式最简。（）

A:错B:对

答案:错常用的MSI组合逻辑器件包含全加器.译码器和分配器。（）

A:错B:对

答案:错超前进位二进制并行加法器是打断了进位链，缩短求和时间。（）

A:对B:错

答案:对组合逻辑电路输出与输入的关系可用（）描述。

A:真值表或者状态表

B:状态图

C:状态表

D:真值表

答案:真值表

组合逻辑电路的特点包括（）。

A:输出与所有时刻的输入有关

B:能实现所有逻辑问题

C:电路中包括逻辑门和触发器

D:电路中不存在回路

答案:电路中不存在回路

设计一个2421码的“四舍五入”电路，最少需要（）个逻辑门。

A:2

B:0

C:3

D:5

答案:0

下列中规模通用集成电路中，（）属于组合逻辑电路。

A:多路选择器74153

B:并行加法器74283

C:译码器74138

D:多路分配器74155

答案:多路选择器74153

；并行加法器74283

；译码器74138

；多路分配器74155

译码器74138的使能端S1.S2.S3取值为（）时，处于正常工作状态。

A:010

B:100

C:011

D:101

答案:100

通过代数的方法，用多路数据选择器实现逻辑函数时，应该（）。

A:先将函数表达式展开为最简或与表达式。

B:先将函数表达式展开为标准与或表达式。

C:先将函数表达式展开为最小项表达式。

D:先将函数表达式展开为最大项表达式。

答案:先将函数表达式展开为标准与或表达式。

；先将函数表达式展开为最小项表达式。

第五章单元测试

触发器的“S”端通常用来实现（）功能。

A:保持

B:清零

C:置1

D:无用

答案:置1

触发器的“R”端通常用来实现（）功能。

A:置1

B:保持

C:无用

D:清零

答案:清零

由与非门构成的基本RS触发器不能出现（）状态的输入。

A:00

B:11

C:01

D:10

答案:00

钟控JK触发器当JK取值为（）的时候实现状态翻转。

A:01

B:11

C:00

D:10

答案:11

钟控T触发器当T取值为（）的时候实现状态翻转。

A:下降沿

B:上升沿

C:1

D:0

答案:1

钟控D触发器当D取值为0时，其功能为（）。

A:置0

B:置1

C:保持

D:翻转

答案:置0

边沿钟控D触发器，由有效（）决定触发器的状态如何改变。

A:低电平

B:电平

C:边沿

D:高电平

答案:低电平

简单钟控触发器会出现空翻现象。（）

A:错B:对

答案:对钟控JK触发器有约束条件，其输入JK不能为00。（）

A:对B:错

答案:错边沿钟控D触发器，在一个时钟脉冲周期内，其状态可以有3次改变。（）

A:错B:对

答案:错

第六章单元测试

如下中规模集成电路中，（）是时序电路。

A:二进制译码器

B:二进制并行加法器

C:四路选择器

D:模十六计数器

答案:模十六计数器

设计一个同步模5计数器，需要（）个触发器。

A:5

B:2

C:3

D:4

答案:3

关于集成寄存器74194和集成二进制计数器74193的清零端，下面描述正确的是（）。

A:都是异步清零

B:都是同步清零

C:74193是异步清零，74194是同步清零余3码

D:74193是同步清零，74194是异步清零

答案:都是异步清零

关于集成寄存器74194和集成二进制计数器74193的预置（并行输入）端，下面描述正确的是（）。

A:都是异步预置

B:都是同步预置

C:74193是异步预置，74194是同步预置

D:74193是同步预置，74194是异步预置

答案:74193是异步预置，74194是同步预置

如图所示电路是（）模型

A:同步Moore型

B:功能表

C:隐含表

D:同步Mealy型

答案:同步Mealy型

图示状态图是（）电路模型。

A:Mealy型

B:不确定

C:都不是

D:Moore型

答案:Mealy型

关于时序逻辑电路，下面的描述正确的是（）。

A:电路中只有触发器。

B:电路中一定有反馈。

C:电路中一定不会有逻辑门。

D:电路的输出只是状态的函数。