《电子线路基础》课件第9章

第9章集成门电路9.1分立元件门电路9.2集TTL门电路9.3集成CMOS门电路9.4集成门电路的使用9.1分立元件门电路9.1.1基本门电路

1.二极管“与”门参见图9－1，二极管VD1、VD2均为理想二极管。设图中的输入电压uA、uB只有两种可能，不是高电平3V，就是低电平0V。由图可知，当uA、uB均为高电平3V时，VD1、VD2同时导通，输出电压uY＝3V。图9-1二极管“与”门电路当uA、uB均为低电平0V时，VD1、VD2亦同时导通，输出电压uY＝0V。当uA、uB中有一个为高电平3V，另一个为低电平0V时，输入端和低电平0V相连的二极管优先导通，将输出电压uY钳位在0V，从而使输入端与高电平3V相连的二极管因反偏而截止。综上所述，由输入电压uA、uB的不同组合，可得到不同的输出电压uY，列于表9.1。由表可知，如果将输入电压看作“条件”，输出电压看作“结果”，那么当“条件”具备时，“结果”就会发生，即输出和输入之间存在一定的因果关系（逻辑关系）。对于表9.1，只有当输入全部为高电平时，输出才是高电平；只要有一个输入为低电平，输出便为低电平。这在逻辑关系上称为“与”逻辑，因此图9－1所示的电路被称为二极管“与”门电路。表9.1图9-1电路的电平表uA／VuB/VuY/V000330330003

2.二极管“或”门参见图9－2，二极管VD1、VD2均为理想二极管。和“与”门电路的分析类似，将输入电压uA、uB所有可能的取值进行组合，得到相应的输出电压uY，列于表9.2。由表可知，仅当输入全部为低电平时，输出才是低电平；只要有一个输入为高电平，输出便为高电平。这在逻辑关系上称为“或”逻辑，图9－2所示的电路被称为二极管“或”门电路。图9－2二极管“或”门电路uA/VuB/VuY/V000330330333表9.2图9-2电路的电平表

可见，二极管门电路是利用二极管的单向导电性实现所需要的逻辑关系的。二极管的作用就相当于一个开关，正向导通时，开关闭合，将与之相连的输入端信号传至输出端；反向截止时，开关断开，将与之相连的输入端信号与输出端相隔离。所以，通常将这类二极管称为开关二极管，将这类电路称为开关电路。图9-3二极管的开关过程可以设想，如果输入电压是正、负交变的脉冲信号，则二极管的工作状态将在导通和截止之间来回转换，当转换频率很高时，就不能忽视转换过程所需要的时间。因此开关二极管存在最高工作频率fM的限制，超过此值，由于PN结的电容效应，电路将无法正常工作。参见图9－3。若二极管为理想开关，则其开关电流iD的波形应如图（a）所示，即开关从接通到断开，或从断开到接通，均不需要时间。但实际上iD的波形却如图（b）所示，当二极管由截止转为导通时，需经过开通时间ton，相反由导通转为截止时，则需经过关断时间toff（又称反向恢复时间）。这是因为，当二极管由反向偏置转为正向偏置时，其内部需经过空间电荷区变窄（即势垒电容放电）以及P区和N区非平衡少子数量增加（即扩散电容充电）这两个过程后，二极管才能由截止转为导通，两个过程所需要的时间之和就是二极管的开通时间ton；反之，当二极管由正向偏置转为反向偏置时，其内部亦需经过P区和N区所存储的非平衡少子的消散（即扩散电容放电）以及空间电荷区变宽（即势垒电容充电）两个过程后，二极管才能由导通转为截止，这两个过程所需要的时间之和就是二极管的关断时间toff。分析表明，二极管的关断时间toff一般为纳秒级，是影响二极管开关速度的主要因素；与关断时间相比，开通时间ton要短得多，一般情况下可忽略不计。在工作速度要求较高的场合，常采用肖特基势垒二极管（SBD）。这种二极管的内部是一个金属－半导体结，因而导通时几乎没有电荷存储效应，开关时间很短，约0.1ns。另外它的开启电压较低，导通压降约为0.35V（一般硅二极管的导通压降约为0.7V）。由于这些特点，SBD能够有效地提高电路的开关速度。肖特基势垒二极管的电路符号如图9－4所示，箭头一侧代表金属，作为阳极；S状线段代表N型半导体，作为阴极。图9－4肖特基势垒二极管

3. 三极管“非”门参见图9－5（a）所示三极管电路。设β＝80，UCC＝12V，Rb＝30kΩ，Rc＝5kΩ。输入电压uA分高电平3V和低电平0V两种情况。当uA＝0V时，三极管的发射结零偏，基极电流iB为零。若穿透电流可忽略不计，则集电极电流iC也近似为零，三极管处于截止状态，三个电极b、c、e如同断开的开关一样，等效电路如图（b）所示，故输出电压uY≈UCC＝12V。图9－5三极管“非”门(a)电路；(b)截止状态等效电路；(c)饱和状态等效电路当uA＝3V时，三极管的发射结正偏，取uBE＝0.7V，则基极电流为集电极电流为由于管压降uCE小于临界饱和管压降UCES（0.3V），说明集电结也正偏，由此可判断出三极管已处于饱和状态。另一种判断方法是，先求出三极管临界饱和时的集电极和基极电流，即（9－1）而前已求得uA等于3V时的三极管实际基极电流iB为77

A，与式（9—2）相比较，可知iB＞IBS，故三极管处于饱和状态。由于饱和管压降很小，三极管的c、e近似短路，相当于开关闭合，等效电路如图（c）所示，此时的输出电压uY≈0V。综上所述，图9—5（a）电路能够实现高低电平的相互转换，当输入为高电平时，输出为低电平；而输入为低电平时，输出则为高电平。这在逻辑关系上称为“非”逻辑，图9—5（a）电路称为三极管“非”门电路。又因输入、输出电压波形的相位相反，所以也称反相器。习惯上，将三极管的截止状态称为“关”，饱和状态称为“开”，故图9—5（a）电路中的三极管称为开关三极管。与开关二极管类似，开关三极管在开关过程中也存在电容效应，同样需要转换时间。图9—5（a）电路中输入电压uA和相应集电极电流iC的波形如图9—6所示。当uA由低电平0V跳到高电平3V时，三极管由截止转为饱和导通，其间经历的时间称为开通时间ton；当uA由高电平3V跳到低电平0V时，三极管由饱和导通转为截止，其间经历的时间称为关断时间toff。图9－6三极管的开关电流波形图9－7肖特基三极管一般情况下，关断时间toff大于开通时间ton，所以减少三极管饱和导通时基区存储电荷的数量，即降低饱和深度，尽可能加速存储电荷的消散速度，是提高三极管开关速度的关键。在工作速度要求高的场合，常使用肖特基抗饱和三极管，如图9—7所示。就是在普通三极管的基极b和集电极c之间跨接一个肖特基势垒二极管VD，当三极管处于截止或放大状态时，集电结反偏，故VD截止，不会影响到三极管的基极电流；当三极管进入饱和状态即集电结由反偏转为正偏时，一旦达到VD的开启电压0.35V，VD就导通，对三极管的基极电流起到分流作用，从而有效减轻三极管的饱和程度，大大提高了三极管的开关速度。由图可见，当VD导通后，集电结上的压降uBC就被钳制在0.35V，若取uBE＝0.7V，则管压降uCE也为0.35V。9.1.2复合门电路与门、或门和非门都属于基本门电路，由这些基本门电路可以构成其他多种复合门电路，如与非门、或非门等。在小规模集成电路中，以与非门的使用最为常见；而在大规模集成电路中，则是或非门的应用比较普遍。表9.3列出了几种常见门电路的逻辑符号（现行国家标准电气图用图形符号GB4728.12—85）和功能说明。表9.３几种常见门电路9.2集成TTL门电路9.2.1集成TTL门电路的工作原理

1.TTL系列简介

TTL电路即三极管-三极管逻辑电路，因输入级和输出级均采用三极管而得名。TTL电路自1963年面世后，就朝着高速和低功耗两个方向发展，先后出现了H系列（高速系列）、S系列（肖特基系列）、AS系列（先进肖特基系列）、L系列（低功耗系列）、LS系列（低功耗肖特基系列）以及ALS系列（先进低功耗肖特基系列）等。通常“54”开头的为军用产品，以“74”开头的为民用或工业产品，同一电路在这两种系列中序号相同，只是54系列器件的性能、可靠性和工作温度范围等均优于74系列。这里仅介绍典型TTL结构的74系列和74LS系列。

1.74系列

以图9－8（a）所示的与非门7400为例，它包括输入级、中间级和输出级三部分。图9-8与非门7400（1）输入电压uA、uB、uC至少有一个为低电平0.3V。(9-3)图9-97400“输入有低”时的工作情况(a)电路工作情况；(b)输出端等效电路

（2）输入电压uA、uB、uc全为高电平3.6V。图9-107400“输入全高”时的工作情况

综上所述，图9-8(a)电路“输入有低电平时，输出为高电平；输入全高电平时，输出为低电平”，即Y=AB，为与非门。（1）输入级采用多发射极三极管V1可加快V2由饱和变为截止的过程，提高了电路工作速度。这是因为当输入端全部为高电平时，V2、V5饱和；而当输入端有一个（或几个）突然变为低电平时，V1管与该输入端相连的发射结立即由截止变为导通，V1将产生集电极电流，电流方向由V2的基极流出。由于这个反向电流的作用，V2将迅速由饱和变为截止，V2的迅速截止又使V4很快导通，V5很快截止。而且，V4导通还可以为负载电容（包括外接负载电容以及电路的分布电容等）提供较大的充电电流，使输出很快由低电平变为高电平。（2）输出级的V4和V5管总是处于相反的工作状态（即V4导通时，V5截止，而V4截止时，V5饱和导通），这种形式的电路输出称为推拉式输出。推拉式输出可有效降低输出级的静态功耗，提高电路的带负载能力和工作速度，因而在集成门电路中被普遍采用。

2.74LS系列以图9－11所示的与非门74LS00为例。与74系列相比，74LS系列在功耗和速度两方面都作了改进。首先电阻取值比74系列大得多以降低功耗；其次在74LS00中大量采用肖特基势垒二极管和肖特基抗饱和三极管，例如图9－11电路中凡是需要工作在饱和区的三极管，即V2、V3、V5、V6都采用了肖特基抗饱和三极管，以使这些管子进入饱和区时的饱和深度降低，提高开关速度；增加由Rb、Rc、V6组成的有源泄放网络，缩短V2、V5由饱和转为截止所需要的时间，提高开关速度；采用由V3、V4构成的复合管，以利于提高驱动能力；增加肖特基势垒二极管VD3、VD4，使输出电平发生负跳变时，加速输出端负载电容的放电过程。由图可见，如果将有源泄放网络（Rb、Rc、V6）视为V2的发射极等效电阻，再去掉VD3、VD4，那么74LS00与7400的工作原理类似，现简述如下。图9-1174LS00与非门9.2.2集成TTL门电路的主要特性与参数

1.电压传输特性门电路的电压传输特性是指输出电压uo相对于某一个输入电压ui的转换关系。这个关系对其他输入端也是适用的。以TTL与非门为例，就是令其中的一个输入端处于工作状态，输入电压由低到高逐渐增大，而其余输入端始终接高电平，由此得到的电压传输特性曲线如图9－12所示。由图可见：图9－12TTL与非门的电压传输特性曲线

（1）当输入为低电平时，输出为高电平；输入为高电平时，输出为低电平。目前TTL门电路所用电源均为+5V，所以输出高电平的标准值UOH通常为3.6V，输出低电平的标准值UOL通常为0.3V。（2）在实际使用中，往往习惯用逻辑1指高电平，逻辑0指低电平（注意这里的“1”和“0”没有大小之分，仅仅表示高、低电平两种相反的逻辑状态）。为此，当输出高电平时，为了确保逻辑1状态，规定输出高电平的最小值为UOHmin，即只要输出电压uo≥UOHmin，就可认为是高电平；当输出低电平时，为了确保逻辑0状态，规定输出低电平的最大值为UOLmax，即只要输出电压uo≤UOLmax，就可认为是低电平。（3）对应于输出电压为UOHmin（即电路为关门状态）时的输入电压ui，记作输入低电平最大值UILmax，又称关门电平Uoff，意为能够保证电路处于关门状态的最大输入低电平。对应于输出电压为UOLmax（即电路为开门状态）时的输入电压ui，记作输入高电平最小值UIHmin，又称开门电平Uon，意为能够保证电路处于开门状态的最小输入高电平。（4）有时为了分析问题方便，常假定门电路是理想的，即传输特性曲线上的转折部分是一条直线，则当输出电压由高电平跳变为低电平时，相应的输入电压称为阈值电平UT。近似估算中，可以认为当ui＞UT时，电路就“开门”，输出低电平；当ui＜UT时，电路就“关门”，输出高电平。因此，UT对应于输出高、低电平的分界线，即V5管截止与导通饱和的分界线。对于74LS00（参见图9－11），其阈值电平就是当V5管导通饱和时的输入电压，此时up＝1.4V，故UT＝1.4V-0.35V＝1.05V。同理可得图9－8（a）与非门7400电路的UT为1.4V。

2.抗干扰能力当有噪声电压叠加到输入信号的高、低电平上时，只要噪声电压的幅度在允许的范围内，就不会影响到输出电压的逻辑1或逻辑0状态，这就是门电路的抗干扰能力。表征抗干扰能力的参数是噪声容限。在TTL门驱动TTL门的条件下，对后级门来说，噪声电压分两种情况：输入高电平时，允许有一定程度的负向干扰，为此允许叠加的高电平噪声容限为UNH＝UOHmin-UIHmin

（9－4）输入为低电平时，允许有一定程度的正向干扰，为此允许叠加的低电平噪声容限为UNL＝UILmax-UOLmax

（9－5）也就是说，只要后级门输入高电平时的负向干扰幅度在UNH以内，或者输入低电平时的正向干扰幅度在UNL以内，就不会影响到输出电压的正常逻辑状态。两种噪声容限也可从图9－12得出。噪声容限越大，电路的抗干扰能力越强。

3.带负载能力门电路的输出一般都要与其他逻辑电路的输入相连或驱动其他执行机构，即所谓带负载。负载不能超出允许值，必须以不影响门电路输出电压的正常逻辑状态为限，这就是门电路的带负载能力。以一个74LS00驱动多个74LS00为例，前级门称为驱动门，后级门称为负载门。1）输出高电平电流IOH

参见图9－13，驱动门输出高电平UOH时的输出电流称为输出高电平电流IOH，此时V3、V4导通，V5截止。对驱动门来说，由于IOH是从Y端向外拉的，故又称拉电流。IOH不能过大，否则R2上压降增大，输出电压uY（高电平）随之下降，最终无法维持逻辑1状态。在保证uY≥UOHmin的前提下，允许负载拉出Y端的最大电流值称为带拉电流负载能力，记作IOHmax。图9－13驱动门输出高电平

2）输入高电平电流IIH

图9－13中，当驱动门输出高电平UOH时，对负载门来说，有电流流进其输入端，称为输入高电平电流IIH+IIH′+…。实际使用时，IIH+IIH′+…就是流出前级门电路的拉电流负载，将直接影响前级门电路所能驱动负载门的个数。

3）输出低电平电流IOL

参见图9－14，驱动门输出低电平UOL时的输出电流称为输出低电平电流IOL，此时V4截止，V5深度饱和。对驱动门来说，由于IOL是从Y端向里灌的，故又称灌电流。IOL同样不能过大，因为IOL形成V5的集电极电流，其值过大就会破坏V5的饱和条件，使uY（低电平）的数值增大，最终无法维持逻辑0状态。在保证uY≤UOLmax的前提下，允许负载灌入Y端的最大电流值称为[HTH]带灌电流负载能力，记作IOLmax。

4）输入低电平电流IIL

图9－14中，当驱动门输出低电平UOL时，对负载门来说，有电流流出其输入端，称为输入低电平电流IIL+

IIL′

+…。实际使用时，IIL+IIL′+…就是前级门电路的灌电流负载，同样影响前级门电路所能驱动负载门的个数。应当指出，TTL电路的带灌电流负载能力远大于带拉电流负载能力，当用TTL电路驱动非TTL负载时，应特别予以注意。图9－14驱动门输出低电平

5）扇出系数No

扇出系数是指一个门电路输出端能够驱动同类门电路的最大数目。例如对TTL与非门来说，综合考虑灌电流和拉电流的负载能力，一般要求No≥8，即TTL与非门至少能驱动8个同类门电路。扇出系数是小规模集成电路中很重要的参数，但在大规模集成电路中很少使用。

4.开关速度

参见图9－15，当TTL与非门输入方波信号ui时，其输出信号uo不能马上响应输入变化，而是需要一段时间的延迟。图中从输入波形上升沿中点到输出波形下降沿中点之间的延迟时间称为导通延迟时间tpd1，从输入波形下降沿中点到输出波形上升沿中点之间的延迟时间称为截止延迟时间tpd2，平均传输延迟时间tpd定义为（9－6）图9－15

TTL门电路的传输延迟时间9.2.3其他类型的集成TTL门电路普通TTL门均为推拉式输出，这种输出形式不允许两个门的输出端直接连接在一起使用。否则如图9－16所示，当一个门输出高电平，另一个门输出低电平（图中G1门输出高电平，G2门输出低电平）时，由于TTL门电路的输出电阻很低（仅有几欧或几十欧），则电源与地之间会通过一个很大的电流，这个电流将抬高G2门的输出低电平值，导致逻辑功能混乱，并有可能因功耗过大而损坏器件。图9－16普通TTL门电路输出端直接相连

1.集电极开路门图9－17两个OC门实现“线与”(a)两个OC门实现“线与”电路图；(b)OC与非门逻辑符号集电极开路门简称OC门，图9－17（a）画出了两个OC门Y1、Y2。以Y1为例，该OC门可以看成是图9－8（a）的与非门7400移去了R4、V4和VD，再外接电源UCC′和电阻Rc而成。当输入电压uA、uB至少有一个为低电平0.3V时，V2、V5均截止，Y1输出高电平；当输入电压uA、uB全为高电平3.6V时，V2、V5饱和导通，uY1≈0，Y1输出低电平。可见，改动之后的Y1仍为与非门，但因V5的集电极开路，故称OC与非门，其逻辑符号如图（b）所示。同理可证Y2。图（a）中Y1、Y2直接相连后作为电路的输出Y。由图可见，只要两个OC门中有一个门的输出管V5(V5′)饱和导通，Y就输出低电平，且外接电阻Rc的阻值越大，V5(V5′)管的饱和程度就越深，输出的低电平也就越低。只有两个OC门的输出管V5(V5′)均截止，Y才输出高电平，此时若外接负载电阻RL，设负载电流为iL，则输出电压

uY≈U

CC―iLRc

（9－7）可见Rc的阻值越小，输出的高电平越高。由此可得出两个结论：（1）Y和Y1、Y2之间为“与”逻辑关系，电路通过Y1、Y2的短接实现了“与”运算，相当于Y1、Y2后接了一个虚拟的“与”门，这种实现“与”逻辑的方式称为线与（Wire－AND）。（2）为了使输出的高、低电平符合要求，必须选择合适的Rc阻值。可以证明，图（a）电路中的总输出Y与输入A、B、C、D之间为“与或非”逻辑，用OC门实现“与或非”功能要比用其他门的成本低。由于OC门输出的高电平值近似等于外接电源电压UCC′

，因此OC门也常用作接口电路，实现逻辑电平的转换，其中输出管V5(V5′)采用高反压管，耐压可达30V以上。除此之外，OC门还能实现多路信号在总线上的分时传输、驱动显示器件和执行机构等。OC门的缺点是开关速度不够高，带负载能力也不如普通TTL门。

2.三态门三态门简称TSL门，顾名思义，三态门具有三种输出状态：高电平态、低电平态和高阻态。图9－18（a）所示为74系列的三态与非门电路，与图9－8（a）的与非门7400相比，它增加了两级非门和一个二极管VD′，EN为控制端，A、B为信号输入端。图9－18三态与非门(a)电路结构；(b)控制端高电平有效的三态门；(c)控制端低电平有效的三态门当EN为高电平3.6V时，经两级非门后，up＝3.6V，VD′因反偏而截止，电路可正常实现与非逻辑。此时Y端有高、低电平两种可能的输出状态，究竟处于何种状态要视A、B的输入而定。当EN为低电平0.3V时，经两级非门后，up＝0.3V，故VD′导通，将V4的基极电位钳位在ub4＝0.3V＋0.7V＝1V，使V4、VD截止。同时V1管的基极电位也被钳位在ub1＝0.3V＋0.7V＝1V，故V2、V5截止。由于V4、V5同时截止，这时从Y端向里看，上、下两条支路都不通，电路像断开一样，输出既不是高电平，也不是低电平，而是呈高阻状态。高阻态并不是一种逻辑状态，它只是表示输出端与负载断开，两者之间不存在任何联系。图9－19利用三态门构成数据总线由于电路在EN为逻辑1时正常工作，输出高、低两种电平，在EN为逻辑0时呈高阻，故称控制端高电平有效的三态与非门，图（b）是它的逻辑符号。图（c）则表示控制端低电平有效的三态与非门，即EN为逻辑0时正常工作，EN为逻辑1时呈高阻。目前广泛使用三态门构成数据总线。图9－19所示为8位数据总线实例，8路信号A7、A6、…、A0通过8个三态门送入数据总线，某一时刻，哪路信号送入总线，由相应三态门的控制端控制，从而实现分时传送不同的数据。与利用OC门构成数据总线相比，三态门无需外接电源UCC′和电阻Rc，并且它的负载能力和工作速度都高于OC门。 9.3集成CMOS门电路

MOS集成电路全部由MOS管组成，与双极型集成电路相比较，MOS集成电路具有制造工艺简单、集成度高、功耗低等优点，特别适于制造大规模集成电路，MOS集成电路的主要缺点是工作速度比较低。

MOS集成电路中，主要使用增强型MOS管，这是因为增强型MOS管在栅源电压ugs＝0时管子截止，构成电路十分方便，而耗尽型MOS管在ugs＝0时已形成导电沟道，有较大的导通电流，存在一定的功耗，故一般不采用。增强型MOS管分N沟道和P沟道两种，相应构成NMOS和PMOS集成电路。PMOS集成电路问世较早，但由于开关速度低，故现已很少使用。NMOS的开关速度较PMOS高，使用正电源且电源电压较低，故仍在使用中。后发展起来的互补对称式MOS电路，简称CMOS电路，是由P沟道MOS管和N沟道MOS管配对组成的，由于其静态功耗极低、电源电压范围宽、抗干扰能力强、开关速度高（可接近TTL电路）而被广泛采用，目前已成为集成电路技术的主流。

CMOS电路包括低速CC4000、高速54/74HC（HCT）、新型高速54/74AC（ACT）、超高速54/74AHC（AHCT）以及高速Bi－CMOS系列等，括号中系列表示与TTL电路兼容。由于54/74HC（HCT）的形成和发展远早于其他高速系列，因此品种最为丰富齐全，其电源电压为2～6V，开关速度与基本TTL门电路相当，且功耗很低，是当前流行的高速CMOS系列。9.3.1

CMOS反相器

CMOS电路的基本单元是反相器。参见图9－20，V1为N沟道增强型MOS管，V2为P沟道增强型MOS管，两管的栅极相连作为输入端A，漏极相连作为输出端Y。V2的源极s2接电源电压UDD，V1的源极s1接地。设V1管的开启电压为UGS（th）1（正值），V2管的开启电压为UGS（th）2（负值），且UDD＞UGS（th）1＋|UGS（th）2|。图9－20

CMOS反相器图9-21CMOS与非门

2.CMOS或非门

CMOS或非门电路如图9－22所示。由图可见，与与非门电路的组成相反，此时两个N沟道MOS管并接，两个P沟道增强型MOS管串接。分析工作原理可知，电路“输入全低，输出为高；输入有高，输出为低”，实现“或非”逻辑。图9－22

CMOS或非门9.3.3

CMOS传输门和双向模拟开关

CMOS传输门能够实现信号的可控传输。它由参数对称的N沟道MOS管V1和P沟道MOS管V2并接而成，如图9－23（a）所示。A为输入端，接V1、V2的源极；B为输出端，接V1、V2的漏极；EN和EN为互补控制端，其高、低电平分别为UDD和0V。设V1管的开启电压为UGS（th）1（正值），V2管的开启电压为UGS（th）2（负值），且UDD＞UGS（th）1＋|UGS（th）2|。图9－23

CMOS传输门

(a)电路；(b)逻辑符号（9－8）即A端信号传输到了B端，A、B之间相当于开关闭合。综上所述，传输门在控制信号的作用下，可以对0～UDD范围内的任意模拟信号进行传输，当然也可以传输高、低电平的数字信号，图（b）为传输门的逻辑符号。由于MOS管的源极和漏极在结构上是对称的，源极和漏极可以互换使用，因此A、B两个端子也可以互换，即信号可从A传输至B，也可从B传输至A。

CMOS传输门和一个CMOS反相器组合起来就称为模拟开关，如图9－24所示。和CMOS传输门一样，模拟开关也是双向器件。集成CMOS模拟开关有CC4016、CC4066、C544等。例如CC4066为四通道双向模拟开关，当电源电压UDD＝15V时，其导通内阻的典型值为60Ω，因此为使电路具有良好的传输特性，通常令负载电阻大于10kΩ。图9－24

CMOS双向模拟开关(a)电路；(b)逻辑符号9.3.4

CMOS三态门和OD门

1. 三态门

CMOS三态门的电路结构如图9－25、图9－26所示。以图9－25为例，当控制端EN为低电平0V时，附加管V1′、V2′同时导通，由V1、V2组成的CMOS反相器正常工作，输出高、低电平；当EN为高电平UDD时，V1′、V2′同时截止，从输出端Y向里看，上、下两条支路都不通，电路像断开一样，呈高阻状态。图9－25低电平有效的CMOS三态非门图9－26其他常用的CMOS三态门电路结构(a)用与非门控制；(b)用CMOS模拟开关控制

2.漏极开路门漏极开路门简称OD门，图9－27所示为OD与门。图中V5为漏极开路的N沟道MOS管，使用时需外接电源电压U′DD和负载电阻Rd，UDD′、Rd和V5共同构成NMOS反相器。NMOS反相器的工作原理与三极管反相器类同，当输入信号ug5为低电平（小于V5的开启电压）时，V5截止，Y输出高电平，即uY≈U

DD′；当输入电压ug5为高电平（大于V5的开启电压）时，V5导通，漏源之间呈低阻，Y输出低电平，即u

Y≈0V。而位于NMOS反相器之前的V1、V2、V3、V4共同组成CMOS与非门，故整个电路实现“与”逻辑。图9－27

OD与门9.3.5

Bi－CMOS电路

Bi－CMOS是双极型CMOS电路的简称，是一种具有良好应用前景且日渐成熟的新型集成电路。TTL电路工作速度高，驱动能力强，而CMOS电路功耗低，噪声容限大，抗干扰能力强。如果能将两者的优点结合在一起，就会出现更好的电路系列，Bi－CMOS就是实现这一设想的新型电路系列。以Bi－CMOS反相器为例，如图9－28所示。当输入电压uA为高电平时，V1、V4、V5截止，V2、V3、V6导通，Y端输出低电平；当uA为低电平时，V2、V3、V6截止，V1、V4、V5导通，Y端输出高电平。因此，电路实现“非”逻辑。其中V2、V4可用来代替负载电阻，称为负载管，其作用是加快V5、V6的截止过程，同时降低电路功耗；而V5和V6的导通内阻很小，因而负载电容的充放电时间很短，电路的传输延迟时间小，工作速度快。图9－28

Bi－CMOS反相器可见，Bi－CMOS的输入级和内部电路为CMOS电路，输出级为TTL电路。这样的组合形式兼有CMOS和TTL两者的优点，综合性能好，具备低功耗、高噪声容限、强驱动和高速度的全面优势，而且由于它采用了常规的CMOS和TTL兼容的制造工艺，所以并不明显提高制造费用。现有的高速Bi－CMOS电路系列与已有的CMOS、TTL电路同型系列兼容，它有足够的电流驱动能力，可以驱动常用的各种总线系统。在低频段，其功耗电流介于CMOS和LSTTL之间，且明显低于LSTTL；在高频段，其功耗电流不仅低于LSTTL，而且低于CMOS中的新型高速AC（ACT）系列。

9.4集成门电路的使用

1.多余输入端的处理实际应用中，为保证正确的逻辑关系，使电路稳定可靠地工作，通常把多余输入端做以下两种处理：（1）对与非门电路，应将多余输入端接正电源UCC或UDD，或与其中一个有用端并联使用（前提是不超出前级门的扇出能力），如图9－29所示。一般来说，多余输入端不应悬空，因为对TTL集成门来说，虽然悬空相当于高电平，但会引入干扰信号，导致工作不稳定。而对CMOS集成门来说，悬空不但会引入干扰信号，而且悬空端相当于0V电位，相应MOS管会截止，电路正常的逻辑关系遭到破坏。图9－29与非门多余输入端的处理(a)多余端接正电源；(b)与有用端并接（2）对于或非门电路，应将多余输入端接地，或与其中一个有用端并联使用（前提是不超出前级门的扇出能力），如图9－30所示。图9－30或非门多余输入端的处理(a)多余端接地；(b)与有用端并接

2.开门电阻Ron和关门电阻Roff

实际使用TTL门电路时，常遇到输入端接一个电阻R到地的情况，那么该输入端到底输入的是高电平还是低电平？此时应分析接地电阻R的大小。以TTL与非门为例。其输入级有如图9－8（a）所示的7400和如图9－11所示的74LS00两种结构形式，它们的某个输入端接电阻R到地后，如图9－31所示。当R的阻值为∞，即输入端悬空时，相当于输入高电平，此时电路“开门”，输出低电平。事实上，为达到此效果，R不必为∞，只要R≥Ron，就能够保证R上的电位达到能够保证电路处于开门状态的最小输入高电平即开门电平Uon，电路已经“开门”了，故称Ron为开门电阻；相反，当R的阻值为零时，相当于输入低电平0V，此时电路“关门”，输出高电平。事实上，为达到此效果，R不必为零，只要R≤Roff，就能够保证R上的